随着集成电路技术的发展,晶体管的尺寸的减小和新结构的导入(FinFET和SOI),自热效应对晶体管性能和可靠性的影响也越来越严重。由于硅(Si)薄膜在垂直方向上的热导较大,提取困难,导致当前对硅薄膜截面热导的研究少之又少。在本论文中我们结合超快速测试和瞬态热阻(Transient Hot Strip,THS)法,利用绝缘体上硅结构(Silicon-on-Insulator,SOI)成功提取了不同温度(75-400 K)下硅薄膜厚度为30/17/10 nm时的截面热导。在已知范围内,这是首次从实验中提取到硅材料的截面热导。环境温度为300 K时,硅薄膜厚度为30/17/10 nm 时的热导仅为体硅的 6.9%,4.3%和 3.8%。EIT(Heat Transport based on Extended Irreversible Hydrodynamic Method)模型为常用的热传导经验模型。本文将实验提取的数据与EIT模型的理论值进行比较,发现两者符合得较好。这从实验上验证了该厚度下硅材料截面方向上声子的输运为弹道输运。锗(Ge)材料由于其同时具有较高的电子迁移率和空穴迁移率而备受关注。因此,利用相同的方法我们还提取了超薄绝缘体上锗(GeOI)厚度为50/13/5 nm时的热导。环境温度为300K时,50/13/5 nm的锗薄膜的热导分别为体锗的42.35%,12.3%和2.7%。同样的,锗薄膜热导的实验值与EIT模型的理论值也取得了较好的一致性。由于锗材料的表面相比硅材料的表面更容易引起较大的表面粗糙度,本文还系统地研究了干法刻蚀条件对锗表面形貌的影响。在四氟化碳(CF4)气体中加入20%的氧气(O2),能在锗表面生成氧化锗(GeOx),使锗表面在刻蚀过程中变得光滑。而增大或减小氧气的含量,都会增大锗的表面粗糙度。此外,用氧化硅(SiO2)代替光刻胶作为硬掩模,能通过减少含碳物质的产生而减小表面粗糙度。因此,我们可以通过调节干法刻蚀条件改变材料的表面粗糙度,进而改变材料的热导。基于上述实验,我们对声子-边界散射作用下热导对晶体管自热效应的影响进行了探究。随着硅薄膜和锗薄膜厚度的减小,声子-边界散射的影响逐渐增大,晶体管的自热效应变得更加严重。在同一硅薄膜厚度下,声子-边界散射的影响随着温度升高而逐渐减小,SOI器件的自热效应有所减缓。而锗薄膜的热导与温度的依存关系较小,自热效应对GeOI器件的影响随环境温度的上升并无较大的起伏。比较SOI和GeOI器件由于自热效应引起的电流退化程度(Ion_reduction)和最大温度(Max_T),发现在环境温度较低时SOI器件的自热效应要比GeOI器件的自热效应严重。但随着环境温度的升高或薄膜厚度的减小,两者由于自热效应引起的器件特性退化程度的差异减小。此外,声子-边界散射作用下的热导还会严重影响晶体管内部的温度分布。因此,不考虑声子-边界散射对热导的影响会严重低估器件的自热效应。最后,我们还系统地研究了应力作用下热导对器件中自热效应的影响。利用相变材料(PCM)在较低工艺温度下在硅和锗衬底上引入较大的应力。结合实验中相变材料体积的变化,利用有限元计算得到GST,GeTe和Sb2Te3三种相变材料在硅薄膜中(TSi=30 nm)产生的压应变分别为1.0%,1.5%和2.8%,在锗薄膜中(TGe=13 nm)产生的应变分别为1.0%,2.1%和3.0%。利用密度泛函(D F T)方法计算得到硅和锗薄膜在不同应变下的声子谱,结合声子谱计算得到的声子群速度和Holland模型可以获得硅和锗衬底不同应变下的热导。结果表明,随着压应力增大,硅和锗的的热导逐渐增大;随着拉应力的增大,硅和锗的热导逐渐减小。最后通过TCAD模拟仿真,分析了应力作用下热导对晶体管自热效应的影响。分析发现,应力作用下热导对晶体管自热效应的影响远小于应力对载流子迁移率的影响。但应力技术仍可以作为热电材料提升热电优值的一种有效技术手段。