论文部分内容阅读
随着半导体制造工艺的不断发展,集成电路的特征尺寸在不断缩小,静电放电(Electro-Static Discharge,ESD)成为了影响集成电路产品可靠性的重要因素,针对芯片产品应用领域的不同,对应的ESD防护设计要求也不尽同。本文结合TCAD软件对电流密度分布的仿真和TLP测试系统对器件的测试,对高压BCD工艺和低压CMOS工艺中的ESD防护器件的特性展开深入研究。本文的主要研究内容如下：(1)研究低压工艺中Diode、GGNMOS器件的ESD特性,通过多流片所得器件的测试数据,分析改变器件宽度、沟道长度等参数对其ESD特性带来的影响；(2)研究低压工艺中基础SCR的ESD特性,通过引入跨接N+形成LVTSCR,以此来降低其触发电压。在0.18um CMOS工艺下对LVTSCR进行流片,针对其维持电压过低的问题,可通过拉长跨接N+到栅极距离和沟道长度等技术方法来获得维持电压的提高；(3)基于0.35um BCD工艺下的大阵列LDMOS,研究其ESD特性,发现当器件宽度大于15000um后,LDMOS能完成HBM模型下2KV的ESD自防护；增大漏端接触孔到栅极距离能提升器件的失效电流,但会牺牲器件的驱动能力(4)研究LDMOS在多次重复TLP打击下的触发电压退化现象,通过实测数据和TCAD仿真得出漏端N+处在器件开启时产生的熔丝是导致该现象的主要原因,发现在LDMOS的漏端N+和栅极之间插入P+形成LDMOS-SCR后能很好的避免这一现象；(5)研究LDMOS和LDMOS-SCR在高温环境下发生的ESD特性退化现象,发现漏电流在高温环境下会激增到毫安级,同时LDMOS-SCR会出现触发电压变小,导通特性变差的问题；(6)研究瞬态电压抑制器(TVS)的发展历史,提出以二极管辅助触发的LVTSCR为核心防护器件的多通道TVS阵列,分别对单个二极管辅助触发的LVTSCR和封装好的多通道TVS芯片做TLP测试,对比两者ESD的性能。