论文部分内容阅读
随着电子产品的发展,产品的尺寸越来越小,PCB(Printed Circuit board印刷电路板)上器件和互连线却越来越密。器件的工作频率越来越高,PCB叠层结构越来越复杂,保证信号无失真的从一个管脚传输到另外一个管脚就越来越困难。在高速PCB(通常认为当信号的工作频率大于30MHz时,为高速信号)设计中,器件的布局、PCB叠层结构、互连线的布线、信号端接、电源网络分配(Power Distribution Network,PDN)等都可能引起信号完整性问题。因此在高速PCB设计中,必须对各高速信号进行信号完整性分析,才能避免PCB设计中的反复修改,并提高PCB的可靠性。在高速PCB设计中,信号完整性SI(Signal Integrity)的问题主要有过冲、欠冲、振铃、串扰、电源塌陷、以及电磁辐射等。本文基于传输线和电磁场理论,通过对上述问题的理论介绍,并基于IBIS模型,在HyperLynx中进行仿真验证,找出改善信号完整性问题的方法。再把具体的改善方法应用到以STM32H745为核心的项目设计中,抑制信号的过冲、振铃、并控制信号的串扰在50mv以内、MCU(Microcontroller Units微控制器单元)电源波动控制在3%以内。1.在传输线和电磁场理论的基础上,首先介绍了信号完整性原理,以及信号完整性设计办法。具体包括选择适当的串联端接阻来抑制反射。通过影响串扰因素的介绍,得出通过控制耦合线长、线间距、信号线到参考平面间距、添加保护地线,添加端接来抑制串扰。基于目标阻抗,信号工作频率,计算得出所需的总的电感,电容值,然后选取适当的电容型号。再通过去耦电容半径的计算,器件放置,最后在Layout过程中,控制走线方式及回路面积,达到控制电源波动。2.通过在HyperLynx中仿真,验证理论计算和仿真结果是否一致。具体包括,选取的端接电阻是否有效的抑制了信号反射。加大线间距,减小信号和参考平面的间距等是否抑制了信号串扰。以及去耦电容的选取和放置是否达到目标阻抗的设计要求。3.将具体的信号完整性设计方法,应用到以STM32H745为核心的项目设计中。通过从IBIS模型提取数据,计算出了器件管脚的输出阻抗。再结合传输线特性阻抗,得出抑制反射最合适的端接电阻值,再借助仿真工具加以验证。通过调整线间距,减小信号与参考平面的间距,来抑制信号间的串扰,并借助仿真工具验证。通过计算,得出为达到目标阻抗所需总的电容及电感值。进而选取满足要求的电容型号。并在HyperLynx中仿真,验证在整个工作频率范围内的阻抗情况。