随着半导体技术的发展,集成电路的复杂性越来越高,由此导致了测试数据量的不断增大、测试功耗的不断提高以及测试时间的持续增长,这都给集成电路测试带来了巨大的挑战,造成了测试成本的提高,本文主要针对测试过程中测试数据压缩以及降低功耗的方法进行研究。为了提高电路的可测试性,基于扫描的DFT设计方案被提出,但是使用基于扫描的DFT设计进行测试的同时,测试过程中的功耗常常远高于正常模式,由于功耗过高,会导致一系列的问题出现,例如,芯片降级,芯片寿命下降,严重的可以导致烧坏芯片等等,也有可能由于测试方案选取不好而导致原本正常芯片测试失败,从而导致成品率下降,因此,对低功耗的测试方案进行研究,具有非常重要的意义。正是由于低功耗测试的重要性,国内外目前已经有很多方法来解决这一问题,按照是否需要对物理电路进行改进来分类的话可以分为以下两类,基于测试集的技术与基于电路结构进行改进,而本文采用了基于对扫描设计进行改进的方法。本文首先提出一种基于测试响应的测试压缩方案,该方案分析线性反馈移位寄存器(LFSR)编码的特点,通过降低测试向量中的确定位的数量,从而降低了LFSR编码种子的度数。接着提出一种基于扫描设计的低功耗方案,首先对所有扫描单元按照要求重排,对扫描结构进行重构,形成一种新的低功耗扫描结构。在给定的结构基础上进行测试生成,所生成的测试集在保证故障覆盖率的前提下,降低测试过程中的峰值移位功耗。为了降低测试过程的时间,本文所提出的结构是基于多扫描链的,在测试生成时采取混合模式测试生成的方法。首先进行伪随机测试生成,接着基于所提出结构进行受限测试生成。本文采用的多扫描结构主要的优点是不需要进行分时激活,所以测试时间不会有所增加,但是由于需要对扫描单元进行重新排列,所以会产生布线方面的开销。