论文部分内容阅读
在实时信号处理系统中,快速傅立叶变换算法(FFT)因其可以显著加速离散傅立叶变换(DFT)的计算过程而得到广泛的应用。经过长时间的发展,FFT算法已有多种实现形式,应用于不同场景。大部分应用场景要求FFT处理器具备高吞吐、高实时性的特点,所以研究高性能的FFT处理器有着极强的现实意义和应用价值。本文从多序列长度计算、长序列计算等任务特征出发,深入研究了不同FFT算法、实现结构和影响处理器性能的因素。在上述工作的基础上,设计了一种基-2 FFT算法和基-8 FFT算法结合的高性能混合结构FFT处理器,使用Xilinx Virtex7 2000T型FPGA为平台搭建验证环境,并分别在SMIC 40nm工艺和TSMC 28nm工艺完成逻辑综合和后端实现。仿真及验证结果表明,本文设计的FFT处理器所有功能正确并且满足项目设计目标。本文的主要研究工作:1、研究并分析多种FFT算法的分类及其原理,对算法复杂度、运算量和实现情况进行总结和对比,选择基-2 FFT算法和基-8 FFT算法作为实现算法。归纳了4种常用FFT处理器架构的优点和缺点,结合顺序递归和并行迭代架构的优点进行FFT处理器架构设计。2、本文设计的可重构蝶形运算器兼容8路并行基-2 FFT和单路基-8 FFT算法,可以根据配置信息完成计算模式的切换。设计了基-2 FFT算法和基-8 FFT算法的无冲突规则,解决了多路并行蝶形运算器的读写带宽过大导致蝶形运算流水线暂停的问题。优化旋转因子压缩算法的实现方法,保证压缩效率的同时满足不同FFT计算需求。3、本文在Xilinx XC7V2000T FPGA上完成了FFT处理器的硬件测试验证工作,由验证结果可知,所设计的FFT处理器支持32位单精度浮点数的FFT/IFFT运算,序列长度为1K-32K,步长1K,平均误差达到10。论文还同步完成了SMIC40nm工艺和TSMC 28nm工艺下的逻辑综合和后端实现工作,版图报告表明,所设计的FFT处理器性能达到预期要求。