以TSVs(Through Silicon Vias)为核心的2.5D/3D集成技术极大地减少了堆叠芯片中的互连线长度,使芯片的集成密度和带宽均得到了提高,并降低了系统功耗。与传统的二维集成电路相比,2.5D/3D集成电路具有低延时、低功耗和高宽带等优点。然而由于2.5D/3D集成电路的高密度集成,使得2.5D/3D集成电路在制造过程中更容易引入故障。例如,由于2.5D集成电路绑定前转接板上的互连线密度很大,互连线的故障率很高,而任一互连线出现开路或短路故障都会造成整个电路的失效。此外2.5D/3D集成电路绑定后由于TSVs密度大,则TSVs之间产生串扰故障的可能性极大,一旦产生串扰故障,则整个集成电路也会无法正常工作。因而为提高2.5D/3D集成电路的成品率,需要研究并提供低成本、高故障覆盖率的测试方法。本文针对2.5D集成电路绑定前转接板测试,以及2.5D/3D集成电路绑定后的TSVs测试提出了有效的解决方案,主要工作如下:1.提出了基于辅助转接板和熔丝的2.5D集成电路绑定前转接板测试策略。通过在辅助转接板上布置熔丝和导线,然后再将辅助转接板与待测试转接板连接,在仅使用一块辅助转接板的情况下,可以有效地测试待测试转接板中原来不能访问的互连线。当布置熔丝时,提出的分组间熔丝连接策略不仅可以减少辅助转接板上所需的熔丝数量,还能够使熔丝连接后的多个互连线并行测试。实验结果表明,与现有的绑定前转接板测试方案相比,该测试方案能有效地提高故障覆盖率,使故障覆盖率达到100%,并减少了测试时间和测试成本。2.提出了2.5D/3D集成电路绑定后TSVs串扰故障分组测试和诊断策略。为了减少TSVs测试和诊断时间,并且减少测试电路的面积开销,提出了在测试信号接收端重用扫描链的测试架构对TSVs串扰故障进行分组测试和诊断的新方案。该方案首先使用提出的TSVs分组算法,根据TSVs之间串扰影响距离,应用邻接矩阵求极大独立集对TSVs进行快速分组,使得每组内的TSVs不会发生串扰故障,并且最大化同组内TSVs的数量。分组完成后,使用提出的测试架构对同组内的TSVs进行并行测试,并且根据TSVs的测试响应,可以进一步诊断故障TSVs。实验结果表明,所提测试方案有效地减少了测试时间、诊断时间和面积开销,其中测试时间最大减少38.82%,诊断时间最大减少81.94%,面积开销最大减少81.69%。