逻辑模拟在设计新系统的过程中起着重要作用，通过计算机进行模拟可以实时反馈输出结果，及早发现潜在的问题，进而缩短设计周期，降低研发成本。但是随着物理系统的规模越来越大，复杂程度越来越高，传统的单机串行模拟在模拟效率上难以适应实际需求。并行逻辑模拟通过分散模拟工作量到并行机或者网络的多个节点来减少模拟时间，被视为解决模拟速度问题的有效途径。而在影响模拟性能的因素中，各并行子系统之间的同步问题是直接影响并行模拟性能的关键因素之一。 本文对并行逻辑模拟中的同步问题进行研究。主要介绍并行逻辑模拟的相关概念和研究现状，讨论并行离散事件模拟模型PDES(ParallelDiscreteEventSimulation)的建立，分析并行模拟中的同步机制，重点研究其中的乐观同步机制的机理和实现方法，回退策略中的消息取消方法等，讨论其优缺点，并提出一种新的实现乐观同步机制的消息取消方法——相关性消息取消。测试结果表明，在同样的软、硬件环境和测试数据下，通过和其他方法进行比较，该方法可以直接减少乐观并行逻辑模拟中的回退次数，进而减少实际计算的消息数，并降低通讯量，最终缩短模拟时间。