论文部分内容阅读
本论文主要是从I/O电路、ESD防护方案设计以及ESD全芯片防护设计三个方面深入研究了典型工艺下的I/O电路设计以及ESD防护设计。论文在理解业界通用I/O电路设计标准以及二极管、MOSFET、SCR等基本ESD防护单元工作原理的基础上,设计了典型工艺下的I/O电路以及ESD防护方案,包括：高压0.5um Bipolar-CMOS-DMOS (BCD)工艺下的ESD防护方案设计、0.18um CMOS工艺下的I/O电路设计以及65nm CMOS Logic工艺下的ESD防护方案设计。论文使用传输线脉冲系统TLP对防护方案进行了评价,获得了一些具有新颖性和实用性的结论,论文还提出了一种全新的全芯片防护设计思想。主要研究内容和相应结论如下：1、基于0.18um CMOS工艺成功实现了通用数字I/O电路各单元模块的设计与功能仿真验证工作。并利用0.18um CMOS工艺下的3.3V器件设计了新型的耐5V高压输入的通用型I/O电路。通过额外的逻辑控制电路实现对上拉输出驱动管栅极和N_well电位的控制功能,从而有效克服了通用数字I/O电路耐5V信号输入时的漏电流以及栅氧可靠性问题。2、在0.5um BCD工艺下通过对常用的双二极管ESD防护方案和双二极管的两级ESD防护方案进行相应的研究。研究结果表明,金属总线寄生电阻的存在会导致相应端口的ESD设计窗口有所下降并导致被防护器件过早进入失效领域,必须设定相应的ESD设计规则来限定金属总线的最小宽度以及I/O管脚与电源管脚间的最小间距来提升防护性能。同时研究也表明,采用两级ESD防护方案能有效的提升ESD防护单元对快速ESD应力的防护效果。3、在0.5um BCD工艺下通过利用平行金属布线方案和交错金属布线方案以及不同的单插指宽度(25um、50um以及100um)对MOSFET防护性能的影响进行研究。研究结果表明,在一定的范围内,对于给定的器件宽度,适当的减少单个插指的宽度能有效的提高GGNMOS的失效电流。采用平行式金属布线不容易产生电流的积聚效应,从而对GGNMOS采用平行式金属布线要普遍优于交错式金属布线。4、在0.5um BCD工艺下通过对比研究传统的栅接电源的互补MOSFET防护方案(GDPCMOS)和栅耦合互补MOSFET防护方案(GCCMOS)后的结果表明,栅极耦合技术(GCCMOS)能降低传统栅接电源互补MOSFET防护方案中MOSFET的开启电压(回滞电压),但同时其栅极的过驱动效应也会导致MOSFET失效电流的下降,且其失效电流的下降与栅极耦合电阻的大小有密切联系。而新型提出的电源箝位单元辅助触发的互补MOSFET防护方案(PCACMOS)能有效抑制栅极的过驱动效应并将传统GCCMOS防护方案的FOM平均提高13.3%。5、在传统互补SCR防护方案的基础上提出新型的电容耦合互补SCR结构,新型的电容耦合互补SCR结构相比于传统互补SCR防护方案具有更低的开启电压,且开启电压可以通过耦合电容来进行有效调整。通过版图上的改进,该电容耦合互补SCR结构能实现IO-VDD, IO-VSS以及VDD-VSS各种ESD应力模式下的ESD防护。6、在传统互补SCR防护方案的基础上提出的改进连接方式的互补SCR防护方案能有效的减小ESD防护单元的面积,同时又能获得等效的ESD防护性能,通过面积的减小,其等效的ESD防护品质因素FOM有所提高。7、在0.5um BCD工艺下提出新型的Gate-suppression技术,该新型Gate-suppression技术中的抑制单元可以对ESD应力起到有效的缓冲作用,Gate-suppression技术相比于Source-pump技术而言,内部器件的抗快速ESD‘能力(诸如CDM)将提升100%。8、基于65nm CMOS工艺下提出的适用于低压ESD防护的新型电容耦合辅助触发SCR结构能获得2.15V的开启电压,能对65nm工艺下的1.2V核心管起到良好的防护效果。且其在室温25℃和高温125℃都具有较低的漏电流。9、针对高压ESD防护运用,提出利用PNPNP和NPNPN两种互补型的双向SCR来构建新型级联型互补双向SCR,其相应的开启电压能通过耦合电容来进行有效调整。相比于传统的栅极接地的NLDMOS、栅极驱动的NLDSCR、衬底触发的NLDSCR、级联式FOD器件以及级联式LVTSCR等防护结构,该新型的级联型互补双向SCR具有更高的ESD防护品质因素FOM。10、新型提出的基于开关电路的ESD全芯片防护电路的仿真结果表明,利用该基于开关电路的ESD防护电路能有效防止ESD电流流入内部芯片,该开关电路对ESD应力具有削弱和缓冲作用,对内部核心器件能起到更好的防护效果。