脉冲压缩雷达很好地解决了作用距离和距离分辨力之间的矛盾,因此在工程中得到了广泛的应用。集成电路技术的飞跃发展,又为雷达信号处理的数字化创造了坚实基础。高速实时脉冲压缩系统的研制成为雷达设备研制的热点。目前国内研制的实时数字脉压系统大都采用多处理芯片完成脉压处理,具有结构复杂、体积庞大、扩展性差等不足,不能满足雷达系统小型化的要求。本课题的研究内容是研制小型化、高精度、扩展性强的实时数字脉冲压缩处理系统。本文首先介绍脉压理论并总结相关结论。文中介绍了匹配滤波的原理、线性调频(LFM)信号脉冲压缩的有关理论;研究了匹配滤波器频域响应不归一化时,信号幅度的变化问题。本文随后介绍系统硬件设计。在介绍主要器件的选择思路和A/D、D/A、电源等关键电路设计的基础上,提出了FPGA+DSP的设计方案,FPGA完成数据缓存和系统状态设置等控制功能、一片ADSP-TS201型DSP芯片完成脉压运算,在155mm*99mm的PCB板上完成系统硬件设计,实现了小型化设计。文章最后介绍系统软件设计。为实现高精度的设计目标,系统脉压处理采用浮点运算,文中按照系统的工作流程,详细介绍了系统初始化、数据采集存储、数据传输、脉压处理等关键步骤的软件设计;认真分析了系统的实时性及可扩展性,指出系统进行1024点脉压和2048点脉压时可接受的最大重频分别为21.58KHz、9.66KHz;介绍了系统测试与调试过程并给出相应结果。本文设计的高速实时脉冲压缩系统已经得到成功应用,在工程实践中取得了良好的效果。