论文部分内容阅读
随着硅陀螺仪的广泛应用，其精确度也日益备受关注。由于模拟电路存在漏电、温漂等缺陷，接口电路数字化成为了当今的主流。当今主流的数模转换器Sigma_deltaADC中Sigma_delta调制器采用了过采样技术，其后端数字滤波器的设计就显得尤为的重要。因此具有降采样作用的CIC（积分梳状）数字滤波器的研究具有非常重要的意义。数字滤波器成为硅陀螺接口电路中非常重要的一个组成部分。本文是设计一个应用于采样频率为4MHz，过采样率为64的Sigma_Delta调制器输出端的CIC数字滤波器。在对CIC数字滤波器的工作原理和结构进行充分的调研分析后。采用先积分再抽取最后加梳状器的结构，设计了一个5级级联的CIC数字滤波器，其抽取倍数64，截止频率31K，阻带衰减约67dB。在设计的初期，利用Matlab中嵌入的系统级仿真工具Simulink对CIC滤波器进行系统的搭建和仿真。并且利用描述语言（VerilogHDL）对设计的结构进行逻辑描述，并用仿真工具Modelsim进行功能仿真。在ASIC的设计流程中，验证是一个重要的环节，在前段设计的过程中除了运用仿真软件进行功能仿真外，本文还利用FPGA进行了硬件上的仿真。在此之后，编写时序约束脚本，利用DC综合工具进行了逻辑综合。在此过程中利用Formality进行RTL与网表间的形式验证。利用PrimeTime在整个设计过程中进行静态时序分析工作。利用pt产生的时序文件在VCS中进行综合后的仿真。最后利用Encounter对设计进行布局布线，经LVS和DRC验证后，无违例出现，完成设计生成版图。综上所述，本设计可以应用于陀螺仪接口电路中进行数字化处理。鉴于CIC数字滤波器具有降采样的工作原理，其也可以应用于同类的接口电路中。