随着微电子技术的迅速发展,雷达系统正朝着数字化、智能化和大数据化方向发展。这要求雷达系统中的信号处理机能够实现高速率数据传输、大规模数据吞吐和高效率数据处理,传统的信号处理机很难完成上述功能。基于FPGA+DSP架构搭建的信号处理平台具备强大的计算能力,支持灵活的系统方案重构,正被广泛应用于各种高速数据处理领域。本文程序设计的硬件平台为FPGA+DSP架构的信号处理板,处理板配有4片“魂芯一号”DSP和1片高性能FPGA。其中“魂芯一号”为我国自主研发的高性能数字信号处理器,该芯片基于55nm工艺设计制造,保障了器件的大规模布局。芯片采用4核并行处理结构,具有强大的浮点运算能力,能够较好地满足高速实时信号处理的应用要求。本文主要完成某雷达试验系统回波数据实时传输与处理的程序设计,包括FPGA实现的数据实时传输逻辑设计和DSP实现的数据实时处理。首先,根据雷达试验系统已有的硬件资源,确定信号处理板通过光纤与定时控制板进行数据交换,介绍了光纤传输模块的结构和IP核配置方法。根据处理板上DSP与FPGA间链路口的耦合方式,规划了FPGA和DSP各自完成的处理任务。FPGA主要实现处理板与外部的数据交换,在严格遵守DSP链路口协议和时序约束的前提下实现了链路口传输模块,并且通过优化程序与控制代码,实现链路口传输的可控、可循环操作。定时控制板帧数据输出是实时不可控的,FPGA内部采用乒乓RAM机制进行数据实时接收,数据下行通路中乒乓RAM的读写速率不一致,采用双发送链路口模块解决差速问题。数据上下行通路各配置一个协控模块以满足模块间节拍严格一致的要求;其次,根据信号处理板上4片“魂芯一号”的链路口连接方式,将DSP分为2片主控和2片乒乓处理的工作方式,设计了各DSP的工作时序和处理程序。通过实时处理模拟,验证了程序设计的合理性和可行性。通过实例说明如何高效利用该DSP的4个执行宏进行并行处理程序设计;最后,给出系统联合调试的部分处理结果,表明设计的软件基本满足雷达回波实时传输与处理的要求,为后续软件开发打下了基础。