SAR ADC(Successive-Approximation Analogue to Digital Convertor,逐次逼近模数转换器)是中等精度中等速度的模数转换器中应用最广泛的一种,比如在无线传感网络,医学电子,消费电子,便携式仪器仪表等领域都有应用。在目前的集成电路工艺下,SAR ADC芯片的面积,功耗,成本都可以降到很低的水平,而精度和速度也有了明显的提高。因此随着集成电路工艺技术的进一步发展,SAR ADC的应用范围也必将进一步扩大。本课题也正是着眼于低功耗和低成本的特点进行设计。PCM(pulse-code modulation)编解码芯片是在20世纪八十年代成熟起来的,但这仅限于国外的研究水平,目前的PCM编解码芯片市场绝大部分被国际上几家知名的设计公司占据。PCM语音编解码芯片曾是我国“八五”攻关项目,当时由几家研究机构研究,而高校里面最早的是复旦大学了,它们的研究取得了一定的成就,但遗憾的是几乎没有该类产品涌入市场。由于种种原因,近些年我国对于PCM语音编解码器的研究放缓,虽然国内有几百家模拟IC设计公司但目前市场上仅有上海贝岭一家公司PCM语音编解码芯片在市场上出现。本论文主要研究一种新的应用于PCM编解码器的SAR ADC的架构实现,结合PCM编解码器工作原理及编码规则详细分析了这种ADC的工作原理,非理想误差源及其影响。同时也给出了PCM编码的电路实现。对于SAR ADC来说,DAC和比较器对其性能的影响是最大的,所以本论文重点研究DAC和比较器的设计。本论文的研究工作主要包括以下几个部分:(1)设计了一个最大精度为11位、最小精度为5位的DAC,该DAC高7位采用电容阵列,低4位采用电阻阵列。对于较小的抽样信号,可以达到11位的精度,这时没有对信号进行幅度上的压缩;对于大的抽样信号则遵循PCM编码的A律13折线特性,信号幅度越大被压缩的也厉害。该DAC有效的利用了语音信号以及PCM编码的特点,使用了特殊的编码算法,使功耗明显降低,同时也减小了开关噪声、误码率和芯片面积。(2)比较器采用的是两级比较器级联加三级反相器输出的形式,有效地提高了比较器的工作速度和分辨率,三级反相器的使用保证了输出可以迅速的达到数字电路所需要的逻辑电平值。整个比较器可以分辨出频率为500KHz,幅度为0.4mV的信号,延迟为72ns,满足了PCM编码的应用。(3)对比较器、电容阵列和电阻阵列进行了版图设计,为了增加匹配度减小失真,多处使用了dummy电容和电阻。本论文的设计采用CSMC 2P1M P阱CMOS混合信号工艺,电源电压10V,流片仅需要9层掩模板12次光刻,成本很低。设计和仿真均在cadence Spectre下完成。整体仿真结果表明,在8KHz抽样频率下,设计的带PCM编码的SAR ADC的功耗为8mW,可以实现的最大精度为11bit,动态范围DR为43dB,信噪比SNR符合CCITT(国际电报电话咨询委员会)对PCM编解码系统规范。