文章针对LDD-CMOS器件的ESD以及相关机理进行了深入的研究.对ESD潜在损伤的机理、特性以及与其它失效机理的关系进行了分析和讨论.文章指出,LDD GG-nMOS在Snapback作用下,栅氧化层与漏区的交叠处引入空穴注入,同时漏结产生轻微损伤,这是CMOS I/O保护电路ESD潜在损伤的主要根源.同时,热载流子寿命也会随之降低.相比之下,高水平ESD产生的损伤主要在交叠区下的漏结处,对器件的阈值电压几乎没有影响.对于LDD gg-nMOS而言,随着应力的变化,即从热载流子、Snapback到ESD,其损伤的位置相应的从栅氧化层向漏结方向转移,从电荷注入模型入向热电模型转化.另外,交叠区栅氧化层电容较上是LDD-nMOS抗潜在ESD损伤能力较差的主要原因.同时,研究发现,被保护电路中LDD-nMOS的漏电具有积累性,在这种情况下,ESD应力引入了界面态和栅氧化层空穴陷阱.文章还深入研究了ESD潜在损伤的恢复特性,发现热应力可以有效的减少ESD生产的界面态,而CVS可以有效的抑制ESD产生的栅氧化层陷阱电荷,文章同时也发现ESD对MOS栅氧化层产生相当量的中性陷阱.由于中性陷阱很容易俘获电子,所以当CVS施加在栅上时,电子被中性陷阱迅速俘获,使器件的特性得到恢复.