面对日益复杂的应用和不断增长的对芯片处理能力的需求,可重构处理器既有着较高的处理性能,又兼顾了处理多种应用的灵活性,成为了高性能计算研究的一个热点。在传统的程序设计领域,有比较成熟的设计模式来指导程序设计者写出更高效的的代码,而在可重构处理器编程的设计模式上,此方面的研究尚未引起足够的重视。现阶段,面对可重构处理器这样一个全新的处理器架构,其使用者往往很难理解其设计思想,写出高效率处理问题的程序。为了促进面向通用计算的可重构系统编程语言的研究与应用,促进通用可重构处理器的推广应用,对可重构架构的程序设计模式研究具有重要的意义。本文针对一种粗粒度可重构处理器提出了一套适用于并行计算的设计模式,并实现了一种新的语法。该粗粒度可重构处理器由一个主控核和多个可重构单元组成,每个可重构单元又包括一个协处理器和四个可重构阵列。本论文详细研究其硬件架构和设计思路,并在该处理器上移植和配置由嵌入式微处理器基准评测协会给出的标准算法,根据配置过程中遇到的问题和困难,归纳和总结出一套适用于可重构处理阵列之内并行计算的科学的设计模式,为程序设计者使用该可重构处理器提供了参考。此外,在编写流水线进行并行加速的过程中,针对实现时代码臃肿和难以理解的问题,本文在编译器层面提出了一种新的语法,适用于可重构处理阵列之间的并行处理,作为一种全新的设计模式供程序编写者参考。采用这种设计模式后,程序的代码量减少为原来的10%-20%,而且程序逻辑变得更加清楚,便于理解和维护。