论文部分内容阅读
随着我国航天技术的飞速发展,空间集成电路抗辐照设计及相关辐照效应机理研究已成为学术界和工业界重点关注的问题。然而,纳米工艺尺度下,器件尺寸持续缩减,电路工作电压不断下降,时钟频率不断增加,使得单粒子瞬态(SET)导致的软错误已经成为影响纳米集成电路抗辐照性能的关键问题。因此,伴随着FinFET技术逐渐成为CMOS集成电路向更先进工艺尺度下迈进的主流趋势,针对FinFET器件和电路SET的研究已经不可回避。FinFET工艺下,器件结构发生了显著变化,这对器件SET的产生机理具有重要影响。一方面,fin立体结构的引入使得器件漏区与衬底间的接触面积大大缩减,这使得FinFET器件与平面器件相比,表现出天然的抗单粒子特性;另一方面,FinFET器件自身结构参数的变化又会对其单粒子电荷收集产生重要影响,导致FinFET器件的SET效应更为复杂。此外,纳米FinFET工艺下器件尺寸和间距进一步缩减,电荷共享效应对器件的单粒子电荷收集以及SET的产生过程所起的作用也越发明显。因此基于FinFET电路逻辑节点间的不同关系,一方面可以通过正向利用电荷共享以达到增强SET脉冲窄化效应的目的,另一方面则从反向规避电荷共享的角度出发来抑制电路的单粒子多瞬态(SEMT)效应。针对体硅FinFET器件SET的这些新特性,本文展开了相应的研究并取得了以下几个方面的研究成果:(1)对比研究了体硅FinFET和传统平面器件的SET敏感性,发现在较高粒子能量条件下,FinFET器件的抗SET特性主要由寄生双极放大效应引起,与漏区敏感部分减少无关。研究表明,与平面器件相比,FinFET器件单粒子电荷收集和SET脉冲宽度都要小,其减小原因与轰击粒子能量值密切相关:在较低粒子能量下,这种减少主要是由漏区敏感部分减小引起;而当粒子能量较高时,则主要由寄生双极放大效应决定,与漏区敏感面积无关,并且FinFET工艺下器件fin结构的特殊性导致其寄生双极放大效应比平面器件弱。(2)发现fin结构变化对FinFET器件单粒子电荷收集和SET脉宽具有显著影响,窄fin和多fin器件具有更好的抗SET特性。由于fin宽度改变能够对FinFET器件的寄生双极放大效应产生重要影响,fin宽度越小,器件的寄生双极放大效应越弱,其单粒子电荷收集和SET脉宽也就越小,因此窄fin器件表现出较好的抗SET特性。相比之下,fin高度的改变并不会对器件的SET脉宽产生重要影响,仅仅可以通过优化器件fin宽度和高度的比值就可以使FinFET器件SET脉冲宽度缩减至少35%以上。此外,fin数目的变化能够直接影响到器件的漏区敏感面积,通过增加FinFET器件的fin数目可以有效增强其抗单粒子特性。(3)提出了一种有效增强FinFET器件SET脉冲窄化效应的体偏置方案。首次借助荷共享效率因子模型来研究了体硅FinFET工艺下电压和体偏置对FinFET器件SET脉冲窄化效应的影响。结果表明,电路中FinFET主器件产生的SET脉冲宽度随电压增加而增加,而传输至FinFET从器件的SET脉冲宽度却随电压减小而减少;同时,模拟结果还表明,正向体偏置模式下由于增强了寄生双极放大效应,电路更容易发生电荷共享,因此,与反向体偏置模式相比,电路在正向体偏置模式下传输SET脉冲宽度减少了53%以上。(4)发现SDDS版图结构下,FinFET器件的SEMT效应能够得到有效抑制。文章利用三维TCAD仿真工具,比较了16-nm体硅FinFET工艺下SDDS和DSD两种器件版图结构对FinFET器件电荷共享及SEMT效应的影响。研究发现,与DSD版图结构相比,SDDS版图结构下由于STI区的隔离作用,FinFET器件电荷共享效应大大减弱,有效抑制了器件的SEMT效应。(5)实现了一款FinFET工艺下测试不同反相器电路单元SET芯片。基于16-nm体硅工艺,设计了一款包含多个反相器电路模块的FinFET试验芯片,并针对该芯片的测试系统和单粒子试验流程进行了方案设计。通过该测试芯片,能够对FinFET标准单元的SET特性有一个较全面的了解,并且可以从试验的角度来对前面提出的FinFET工艺下SET脉冲窄化效应以及SEMT效应进行相应验证。本文基于单粒子瞬态已经成为体硅FinFET工艺下集成电路软错误主要来源的认识,深入开展了体硅工艺下FinFET器件和电路SET的机理和效应分析,重点研究了FinFET器件自身结构参数改变、电压/温度变化等因素对SET脉冲宽度的影响,着力揭示出FinFET工艺下器件SET的一些内在规律和新特性,以便就FinFET器件SET特性形成更为系统性的认识,这对今后指导FinFET工艺下器件和电路SET加固设计提供了原始数据,也为未来体硅FinFET工艺下集成电路抗辐射加固设计提供了理论指导,具有重要现实意义。