本文研究了一个10-bit、3.3V、80MHz采样频率、流水线结构的CMOS模数转换器,详细讨论了其采样保持电路等核心单元的设计。该A/D转换器采用SMIC 0.35um双多晶4层金属的CMOS数模混合工艺流片实现。综合考虑了速度、功耗和动态特性的要求,设计了每级3.5位的三级流水线结构,并使用了数字校正电路对级间误差进行校正。在电路设计中,采用了共源共栅运算放大器保证开关电路处理信号的速度和精度。流水线ADC的模块有采样保持电路、乘法数模转换器、子ADC、数字校正电路、时钟产生电路和时间对齐电路。在Cadence环境下使用HSPICE仿真器对所设计的A/D转换器进行了模拟仿真。在Nyquist采样频率正弦信号输入时,模数转换器的SFDR为70.6dB。芯片面积为4.5*2.4mm2,共28个管脚,采用SOP封装形式。该芯片可以广泛用于视频处理、数据处理等电子技术领域。