计算器芯片已普遍应用于各类计算器中，但因其广泛而持久的市场，对其进行设计优化，进一步降低芯片成本，依然是设计者及制造者关心的重要课题。　　论文采用正向设计的方法，在分析了市场上计算器基本功能的基础上，对计算器内部数据的处理方式进行了反复的研究。针对计算器内部数据流的特点，在普通MCU方案的基础上，取消了累加器，统一了指令长度;取消了多余的指令，增删了寻址方式，提出了无累加器结构的MCU来作为新的计算器核心，有效地简化了MCU结构，减小了芯片面积。　　论文工作主要包括:优化了MCU的结构，去除了计算器运算中的累加器;精简了指令集，仅保留必要的11条指令;根据计算器的特点改进了寻址方式;使用RISC指令，单字节指令，单指令周期。　　论文首先介绍了课题背景和系统框架结构，分析了取消累加器的原因并对无累加器MCU的结构进行了详细介绍。与传统计算器用MCU相比，逻辑门由1000门减少到200门，大幅度减少了构成系统的晶体管数目，达到了减少芯片面积、降低生产成本的目的;其次介绍了新增计算器专用RAM寻址方式;最后对计算器的算法及电路的测试方案进行了介绍，给出了配套的软硬件测试方案及指令编译系统。文末的附录中给出了MCU指令编码速查表和兼容芯片的功能及指标。