本文设计了基于FPGA的并行实时天线阵列校正系统,以求解决数字波束形成技术实用化过程中所面临的天线阵列通道失配问题。本文在分析了以往校正系统的基础之上,选择了两种以并行正交码为参考序列的校正算法,以此两种算法为基础,分别设计了下行链路校正系统和上行链路校正系统。校正系统利用无线空馈信号进行校正,不仅可以校正通道失配,同时也可以校正阵列位置误差和阵元误差。该校正系统的数字信号处理部分在基带利用可编程逻辑器件实时完成校正算法。在设计过程中,本文利用m序列获得正交码组,其优越的正交性保证了校正结果的精确度。又考虑到校正系统的实时运行要求,采用并行化设计方法,充分利用FPGA内丰富的逻辑资源,对各个通道实施并行校正,不仅提高了运行速度,而且校正时间基本不受阵元数目的影响,弥补了以往的串行校正系统的不足。本文完成了整个校正系统的硬件描述语言VHDL源代码,并通过硬件仿真程序进行了功能仿真和时序仿真。仿真结果证明了校正系统的有效性,同时获得了对校正时间较精确的估算,其中下行链路获得一组校正因子耗时2.577ms,上行链路获得一组校正因子耗时2.074ms。最后,通过综合程序的综合,确定了所需使用的FPGA芯片的类型。对该校正系统运行速度和校正效果的分析,证明该校正系统能完全满足数字波束形成中实时校正的需求。