随着现代数字通信技术的发展,传统的准同步数字体系(PDH)在应用中暴露出一些弱点正成为光纤通信技术进一步发展的障碍。在这种情况下,同步数字体系(SDH)以其具有国际统一的规范、统一的标准接口、传输速率高,传输量大、兼容性好、强大的网络管理能力等优点正逐渐取代PDH成为主要的传送网体制。并被越来越广泛地应用在光纤通信、微波通信等技术领域中。本文在理论分析的基础上,设计了一种基于FPGA的SDH的映射与解映射系统的实现方案。研究的目的是将139.264Mbit/s的支路信号通过C-4映射进VC-4。以及将VC-4解映射,恢复出原来的信号。系统功能由FPGA芯片实现,本论文选用Altera公司CycloneIII系列EP3C25Q240C8芯片。全文具体包括以下主要内容：首先,介绍了PDH的弱点、SDH的优点、帧结构、基本复用单元以及SDH的基本复用映射结构和映射方法。其次,根据SDH的理论基础,选择合适的映射方法并采用自顶向下的设计思想,将整个系统分为8个模块(其中映射和解映射各为4个)：HDB3码编／译码模块、串并／并串转换模块、正码速调整模块、码速恢复模块以及映射／解映射模块。再次,通过Verilog HDL硬件描述语言进行电路模块的设计,并了QuartusⅡ中进行功能仿真、综合、布局布线、时序仿真,直至时序仿真的结果符合我们的要求。并通过QuartusⅡ将设计好的文件下载到开发板上,通过示波器和误码测试仪(ANT-5)进行验证。最后对整个论文进行了总结,并对今后的研究工作做出展望。本文旨在通过FPGA技术对SDH中C-4／VC-4的映射与解映射部分进行研究和系统设计,为后续SDH的定位、复用过程做好准备。本文的设计成果为进一步形成SDH(STM-N)的传输网络奠定了基础。