高线速和数据安全保障的网络处理器在网络未来发展中具有越来越重要的作用。本文以网络处理器项目为基础，针对网络安全处理器的一些硬件（算术运算单元、安全加密模块等）展开研究，论文工作包括：1．实现XDNP异构多核网络安全处理器，其内的各个IP核均自主开发。该网络安全处理器包括1个XD-MP Core，6个包处理引擎PE，1个安全协处理器单元，以及存储控制（SRAM和SDRAM）单元和网络数据交换总线单元。将片上总线分成两类，分别为控制平面总线和数据平面总线。提出一种分离式并行交换结构的片上总线，将数据平面总线分离为命令总线和数据总线的多核共享形式使得经过命令总线仲裁后的总线请求在得到数据响应时可以通过不同的数据总线并发的进行响应，大大提高了片上总线的传输速率。2．从逻辑关系上优化了快速加法器中的组进位产生信号和组进位传播信号，并采用差分串联电压开关传输门(DCVSPG)逻辑电路实现，再用这两个信号产生组进位信号，该方法解决了传统静态曼彻斯特链进位旁路电路的逻辑冲突问题，又避免了动态曼彻斯特链进位旁路电路在预充阶段的延迟和功耗开销，比之标准CMOS门电路有更快的速度和更低的功耗。讨论了DCVSPG逻辑中形成树状结构的NMOS晶体管的沟道宽度对整个电路性能的影响，同时建立了一个估算DCVSPG逻辑电路延迟的简单模型。并利用该模型对DCVSPG逻辑产生组进位产生信号和组进位传播信号的电路进行优化，使其能达到指定的延迟指标。采用DCVSPG逻辑电路实现了一种32位加法器，其性能比之由标准单元设计得到的同类结构加法器有很大的提升。3．RSA密码系统性能受到长整数模乘幂运算速度的制约。为了提高模乘幂运算器的速度，采用两级进位保留加法器（CSA）结构改进了蒙哥马利模乘算法。通过插入寄存器缩短了电路的关键路径，保证了CSA操作数的同时性，显著提升了模乘运算器速度。另外，通过调整从左到右的二进制模幂运算的模乘运算次序，避免了大部分模乘运算结束后的长整数加法，大大节省了时间。将采用本方法实现的1024位RSA模幂运算器比近年最具代表性的从左到右二进制模幂运算器的有较大性能提升。4． ECC密码系统在加解密的计算中需要使用到大量的模乘运算和模平方运算。在素域上不但优化了传统的蒙哥马利模乘运算，提出了2位超前蒙哥马利模乘运算器，还利用平方运算所固有的特性对部分积进行重构，使部分积的数量减少一半，并以此为基础提出折半模平算法，设计专门针对模平方运算的电路，使模平方运算的时间仅为模乘运算的一半。在二进制域上，提出字串行模乘算法，将被乘数左移两个字，使得硬件实现能采用流水线技术，同时简化了关键变量的计算方法，缩短了电路计算的延时，提高了性能，能快速有效的计算出两个操作数的模乘结果。提出双字串行模平方算法，利用二进制域平方运算所固有的特性直接得到平方运算结果，再利用蒙特马利方法对结果约减，可每次处理两个字长，其计算时间也为模乘运算的一半。以这些算术运算电路为基础实现了ECC双域密码协处理器，其具有较高的性能。5．提出可切换式TAM结构，某些IP核通过切换电路挂接在多组TAM上，可以使用多组TAM来完成对一个IP核的测试，减少空闲时间，缩短测试用时。按特定的排序规则，采用0-1规划先给每个IP核分配一组TAM，再采用一种启发性搜索算法，挑选合适的IP核使用多组TAM测试。对ITC2002基准电路的实验结果表明，该方法的测试用时较小，优于其它一些测试调度方法。