访存性能是现代计算机系统性能的主要瓶颈。近二十年来,由于生产工艺、电路设计等方面的进步导致处理器主频每年以60%的速度提高,而DRAM的工作频率每年却只有10%左右的提高。处理器与DRAM工作频率的差距导致一个cache miss操作可能会引起几十个周期、甚至上百个周期的等待,大大降低了整个系统的性能。因此,如何提高访存性能已经成为计算机体系结构研究的一个重要方向。存储系统性能主要表现在两个方面:延迟和带宽。片外存储系统的访存延迟主要由DRAM延迟决定,带宽则是由内存总线的数据传输率所决定。DRAM存储单元由一对MOS管-电容对组成,电容的电位决定了存储单元的逻辑是1还是0。在访问DRAM存储单元之前,必须将位线预充(precharge)到1/2VCC,预充操作是执行其他DRAM命令的基础。所以,一个完整的DRAM访问包括三个部分:行选、列选和precharge。现代DRAM支持两种page策略:close page和open page。采用close page策略时,DRAM延迟由行选时间和列选时间两部分组成,访问结束后DRAM立即进入precharge周期。采用open page策略时,若下一个请求访问bank的同一行(page命中),则DRAM延迟仅包括列选时间;否则还需要额外的precharge时间。应该采用哪种page策略是由应用程序的访存模式决定的。另外,DRAM还支持不同bank的并发访问(multi-bank interleaving)。page策略和bank并发访问为开发DRAM系统性能提供了空间。本文主要讨论龙芯2号片外存储系统性能,介绍了SDRAM控制器的建模方法,分析了open page和bank interleave对系统性能的影响,评价了不同地址映射方式对page命中和bank interleave的影响。为了了解page不命中时程序的访存行为,我们从连续page命中的访存序列长度,最近32次访问的平均page距离,以及page替换距离等角度分析了SPEC CPU2000的访问模式。在此的基础上提出了扩展page的概念,并对其优化效果进行了初步评估。最后总结已完成的实验内容以及未来工作的一些方向。