随着雷达信号处理技术的不断发展,通用化、系统化、模块化的设计标准日益受到人们的重视,而FPGA和可复用IP核技术的发展使之成为可能。文中从三个方面进行IP内核的开发,一是采用硬件描述语言实现雷达信号处理IP核设计;二是在SOPC设计思想的指导下,结合FPGA中提供的嵌入式处理器PowerPC,实现小型实时信号处理单元的设计;三是利用Xilinx公司推出的System Generator工具集,实现DDS模块设计。其中重点是对雷达信号处理IP核的设计。结合脉冲压缩多普勒雷达信号处理流程,文中主要对自适应波束形成、数字下变频和脉冲压缩三种雷达信号处理算法进行IP核设计。自适应波束形成模块采用浮点脉动阵结构实现,该结构从两个方面进行设计,一方面是自定义浮点格式及该格式下的浮点运算单元的设计;另一方面是对现有脉动阵结构的优化改进,并在硬件上进行了实现。结合项目需求,文中采用低通滤波法设计了数字下变频模块,提出了采用RAM资源设计的滤波器实现方法;并分别在时域和频域对脉冲压缩算法进行了仿真和实现。