数字信号处理领域的飞速发展,使得人们对作为模拟与数字接口的高性能ADC的需求愈加迫切,而Sigma-Delta ADC以其独特的采样机理和噪声整形方式,在数字音频、数据采集等高精度模数转换领域得到了广泛的应用。现今一个功能完整的Sigma-Delta ADC主要包含抗混叠滤波器、前置可编程放大器、Sigma-Delta调制器和数字抽取滤波器等模块,本文主要针对其中的后两者展开研究。首先针对调制器部分,本文在深入研究并理解其原理的基础上,根据输出SNDR高于100dB、带宽24kHz的设计指标,通过系统地讨论和分析,确定下4阶128倍过采样和1位量化的整体参数。从稳定性角度出发采用一种前馈MASH结构,并基于Simulink完成了调制器系统级理想模型的设计,定性和定量地分析了前馈结构相比于传统结构所具有的优势。随后对实际电路中主要的非理想因素进行了详细的分析和建模,采用扫描仿真的方法得出了调制器关键模块需要满足的性能指标,完成了考虑非理想因素的调制器系统模型设计。接着以系统级仿真为指导,基于SMIC 0.18μm工艺进行调制器的电路级实现,主要包括积分器、运算放大器、量化器、数字噪声抵消逻辑等模块的设计与优化。前仿真结果显示,调制器输出SNDR为103.59dB,有效位数16.92位。针对高输入位宽下数字抽取滤波器面积和功耗较大的问题,本文在系统层面合理地选择滤波器的各项指标,并采用多级级联的方式降低整体的阶数。结构设计上,首先在CIC滤波器尾部引入一种二阶线性相位FIR滤波器,能够在契合CIC滤波器结构的基础上,以较低的代价实现对CIC滤波器通带性能的补偿,使通带边缘处的衰减由接近0.8dB降低至0.01dB左右。随后通过两级半带滤波器来完成后续的抽取和滤波工作,采用多相支路对称的方法优化实现结构,使其系数总量进一步减少,降低了整体的运算量。代码实现上,采用一种改进的CSD编码方式进行系数编码,将乘法运算转变为次数最少的移位相加操作,实现了无乘法器滤波结构,降低了电路的复杂度。最后通过系统级仿真、RTL级仿真与DC综合,验证了本文数字抽取滤波器功能的正确性和优化方法的有效性。最终本文对所设计的调制器与数字抽取滤波器进行了整体数模混合仿真。结果表明,在4.875kHz的输入信号频率、6.144MHz的采样频率、128倍过采样率的条件下,整体输出SNDR为102.69dB,有效位数为16.77位,满足设计指标。