论文部分内容阅读
频率合成器(Frequency Synthesizer, FS)或锁相环(Phase Locked Loop,PLL)电路是现代通信系统的核心模块,直接决定了许多无线、有线收发系统的性能。压控振荡器(Voltage Controled Oscillator, VCO)作为PLL的核心组成模块一直都是工业界和学术界研究的热点,恒定调谐增益、宽调谐范围和低相位噪声的VCO电路的设计一直是高性能PLL模块面临的挑战。本文结合433MHz技术的优势,完成了一个能够覆盖三个波段(300MHz-348MHz、 400MHz-464MHz、 800MHz-928MHz)由数字基带控制字直接调制的锁相环电路中VCO的设计与实现。首先总结了VCO的研究现状,介绍了VCO的设计理论,包括VCO的工作原理、分类、性能指标和相位噪声理论等。然后详细介绍了本VCO的应用背景,讨论了PLL电路的环路参数设计,明确了VCO的设计指标以及对系统性能的影响。设计完成了两个调谐范围分别为1.2GHz-1.392GHz(经四分频得到300MHz-348MHz波段),1.6GHz-1.856GHz(经四分频得到400MHz-464MHz波段、经二分频得到800MHz-928MHz波段)的LC-VCO电路。为了抵抗频率偏移,工艺角偏差和温度的影响,每个VCO均预留了一定的频率调节裕量,将调谐范围扩展为1.0GHz-1.6GHz和1.4GHz-2.1GHz,每个VCO都采用了4-bit的二进制控制信号将整个频段划分为16个子频段。为了保证VCO能够输出较为恒定的摆幅,采用了可编程开关控制尾电流的大小,实现了步长为150μA从2.55mA到3.6mA的尾电流大小的调节。为了完成整个系统的应用需求,除了完成VCO核心电路的设计之外,还完成了必不可少的VCO外围辅助电路的设计,包括偏置电路、选择电路和分频电路。在电路设计完成后,用Cadence Virtuoso软件设计版图。本次设计在SMIC 0.18μm工艺下流片,并对芯片进行了测试验证,测试结果证明两个VCO的调谐范围能够满足1.0GHz-1.6GHz和1.4GHz-2.1GHz的要求,全波段的相位噪声在1MHz的频偏处均低于-115dBc/Hz,设计满足了系统的要求。