随着大规模集成电路的快速发展，语音通信设备尤其是语音压缩设备有了广泛的应用和发展。目前，大多数语音压缩芯片都以DSP为基础，由软件编程实现。本文提出了一种ASIC实现方式的语音压缩芯片设计方法。相对于DSP为基础的设计，ASIC设计有速度快，成本低，实现容易的特点。　　 本设计是在ITU-T G.726建议的基础上，以硬件的方式实现了ADPCM语音信号的编解码过程。可以实现64kb/s，32kb/s，24kb/s和16kb/s的ADPCM编解码。但只有64kb/s和32kb/s的传输速率才能满足一般的长途电话质量，所以目前ADPCM编解码设备主要以64kb/s和32kb/s两种速率为主。　　 本文对ADPCM编解码系统的构成和算法原理做了仔细分析与研究，并在此基础上采用自顶向下的数字系统设计方法，利用Verilog硬件描述语言实现了硬件的设计。系统中采用了三个通用运算单元：高速加法器，乘法器和桶形移位寄存器，来完成算法中需要的大量运算，并对其结构进行了优化设计。本设计采用SMIC0.18um工艺，系统时钟为125MHz，芯片等效门数为8万门左右。