当今一个主要趋势就是在一个芯片上集成大量的处理器，构成多核系统以实现高性能，而不是像过去那样单纯的依靠提高处理器的频率。这些集成度很高的处理器阵列通过并行和特定指令优化来解决当前日趋复杂的实际应用。集成度的日益增高和实际应用中的复杂环境，使得芯片在制造及后期使用中内部器件不可避免的发生故障。因此迫切需要高效的容错技术来提高芯片的可靠性和延长设备的使用寿命。　　 本文利用降阶重构的方法，在处理器阵列的容错方法方做了两方面的内容:一是提出了新的启发式方法降低了两种流行算法的重构费用;二是首次解决了包含开关故障的处理器阵列重构问题。　　 现有算法都是在无故障处理单元的集合上进行重构的，而在选路约束下那些不能参与选路的无故障单元也参与了选路计算。本研究根据故障处理单元的分布，利用启发式的方法快速识别和标记那些不能参与选路的无故障单元，从而缩减了重构问题的规模，降低了重构的费用。实验结果表明，提出的算法能够降低两种流行重构算法的运行时间，最大可分别降低48％和52％，同时重构后的目标阵列保持不变。　　 由于开关故障影响了链路的连通性，因此开关故障的处理器重构问题更加复杂。为了解决这个问题，本文首先在原有模型的基础上提出了开关故障处理器阵列的新模型;在新模型基础上提出了两种新的重构算法，首次解决了这个问题，第一种算法在原有算法的基础上添加了预处理和行释放操作;而第二种算法采用了新的集成行列选路的方案，实验结果表明该算法相对原有算法显著地提高了目标阵列的结果。