随着通信与雷达技术的迅猛发展,系统对信号质量的要求越来越高,如信号的相位噪声,频率稳定度等指标的好坏在很大程度上决定了产品的性能。晶振作为频综源的参考信号,素有电子产品“心脏”之称,其对电子产品的重要性不言而喻。而在某些系统中,由于系统中参考信号的唯一性,而系统参考信号并不适合于做频综模块的参考信号,因此需要将系统的参考信号与频综模块的参考信号统一起来,锁相倍频晶体振荡器可以很好的解决这个问题。在保证良好的相位噪声的前提下,将系统参考与频综参考统一了起来,得到了广泛的应用。本文开始阶段论述了锁相环的工作原理,然后就VCXO展开进行讲述,对其进行相位噪声的分析并论述环路带宽与相位噪声的关系。随后对电路的整体设计进行分析,本文设计的电路层次分明,结构清晰,各个功能模块协同工作,最后达到设计低相噪锁相倍频晶体振荡器的目的。低相噪锁相倍频晶体振荡器主要包括四个部分：稳压电路、VCXO电路、温度控制电路和锁相环路。其中稳压电路为各个模块提供合适的静态电压,VCXO电路为锁相环提供良好的远端相位噪声,温度控制电路为VCXO提供恒温环境,并可在一定程度上改善相位噪声。本文采用ADS对VCXO的相位噪声进行仿真,ADISIMPLL对锁相环路进行仿真,从而在理论上说明了方案的可行性。最后针对电路完成一系列的调试与测试工作,测试结果表明,锁相倍频晶体振荡器的相噪指标为-100dBc/Hz@10Hz,-120dBc/Hz@100Hz,-145dBc/Hz@1kHz,-155dBc/Hz@10kHz,-165dBc/Hz@1OOkHz,满足了低相噪的设计要求。