论文部分内容阅读
随着集成电路制造工艺的不断发展，芯片上可集成的晶体管的数目和芯片的集成度都在不断增加，这使得单个芯片上可以集成数十甚至上百个IP核(Intellectual Property Core)。随着芯片上IP核数量的增多和及芯片上同构和异构模块的广泛结合，使得片上通讯网络的设计变得日益重要，基于总线通讯架构的片上系统（System-on-Chip,SoC）将面临以下问题：可扩展性问题、分时通讯所引起的通讯效率问题、全局时钟同步而引起的功耗和面积等问题。因此，为了解决以上问题，片上网络（Network-on-Chip,NoC）作为一种全新的互连结构被提了出来。基于包交换机制的NoC以其具有的良好的可扩展性、更高的性能和更低的功耗等优势被认为是未来多核SoC最具有前途的互连体系架构。与此同时，随着特征尺寸的不断缩小，深亚微米工艺下的芯片在生产和使用过程中更容易出现故障，因此，如何保证片上网络通信架构在出现故障时仍能正常工作已成为研究的热点。本文重点介绍了2D Mesh结构NoC通讯架构的基本知识，并基于此架构设计了一种可靠性高的通讯架构，同时针对所提出的通讯架构设计了一种容错路由算法。论文的主要工作如下：（1）介绍了片上网络产生的背景、研究的关键问题和国内外研究现状；介绍了2D Mesh结构NoC，同时对2D Mesh结构NoC中的软硬故障和相应的容错技术等基本知识进行了介绍。（2）为了提高片上网络通讯架构的可靠性，设计了一种低硬件开销的双端口资源网络接口(Resource Network Interface, RNI),基于传统2D Mesh结构，通过使用双端口RNI将每个IP核都连接到上下相邻的两个路由器上，从而得到一种具有高可靠性的NoC通讯架构DPA(Dual Port Architecture)。实验数据表明，DPA架构具有较高的可靠性，同时所设计的双端口资源网络接口具有较小的硬件开销。（3）本文提出的DPA架构丰富了IP核通讯路径的多样性，提高了通讯架构的可靠性。由于目前的容错路由算法都是针对2D Mesh结构的NoC，因此为了使DPA架构的NoC具有容错能力，本文专门为其设计了一种容错路由算法。实验结果表明，高可靠DPA架构结合容错路由算法，大大提高了整个通讯架构的可靠性和可容错能力。