功率集成电路技术是连接信息世界和现实世界的重要技术。集成电路技术不仅带来了信息技术、人工智能技术的蓬勃发展,而且对其他产业的发展也起到了传统产业和技术的倍增器的作用。而无论是从电网中汲取能量,还是对外界实现控制或驱动,集成电路都需要借助功率模块得以实现。因而功率模块,包括功率集成电路（Power Integrated Circuit,PIC）和集成电路中的功率单元,构建了数字世界与模拟世界之间的桥梁。为了使功率模块能够在高压条件下正常工作,针对单个器件,功率半导体研究人员提出了一系列新颖的耐压技术,使得单个器件的性能得到显著提升。然而,在实际的功率集成电路中,功率器件的性能却往往低于预期,这是因为功率集成电路中的器件性能不仅受到其本身结构的影响,同时还受到高压互连（High Voltage Interconnection,HVI）效应的影响。高压互连线上的高电势严重影响其下方器件的表面电场,使得器件局部出现电场聚集,导致器件提前击穿,严重降低器件耐压性能,影响器件的可靠性。长期以来,研究者们针对高压互连效应理论模型及其屏蔽结构进行了大量的研究,并取得了丰富的成果。本文针对绝缘体上硅（Silicon On Insulator,SOI）横向双扩散金属氧化物半导体场效应晶体管（Lateral Double Diffused Metal-Oxide-Semiconductor Field-Effect Transistor,LDMOS）高压互连效应,从理论模型和结构设计两方面开展创新研究。主要工作包括:1.提出了具有均匀掺杂降场层的SOI结构高压互连效应二维模型。分别建立了终端结扩展（Junction Termination Extension,JTE）二极管结构及双降低表面场（Double Reduce Surface Field,D-RESURF）结构的高压互连效应二维表面场势和击穿模型,并解释了其物理机理。通过引入的与漂移区掺杂浓度相反的高掺杂区,降场层结构可以有效地补偿高压互连效应所导致的等效掺杂浓度的增加,并可以在器件表面引入新的电场峰值使器件的表面电场得到重塑,击穿特性得到改善,高压互连效应的影响得以降低。2.提出了具有场板的SOI LDMOS结构高压互连效应二维模型。分别建立了场板降低表面场（Single Reduce Surface Field,S-RESURF）结构及场板D-RESURF结构的高压互连效应二维表面场势和击穿模型,并解释了其物理机理。通过将电极上的金属进行延长并覆盖部分漂移区,场板技术改变其所覆盖区域纵向电势,调制器件漂移区的表面电荷,从而有效地降低器件的P+N结电压,并将高压互连效应引发的电场峰值转移至场板边缘处,降低其影响。3.提出了SOI LDMOS S-RESURF结构高压互连效应三维模型。通过求解三维Poisson方程,将对高压互连效应的理论分析从二维拓展到三维,建立了SOI LDMOS高压互连效应三维场势分布模型,分析了高压互连效应和高压互连技术的物理本质。利用击穿条件求解了SOI LDMOS高压互连效应击穿电压模型,并将复杂的三维耐压模型进行了化简,在模型的准确性和简洁性之间取得了良好的折衷。据此建立了SOI LDMOS器件的高压互连效应优化判据,给出了一种简单有效的设计准则,用于优化高压互连金属线的几何参数,以防止器件发生P+N结击穿导致的耐压特性劣化。解析结果与TCAD仿真结果之间具有良好的一致性,验证了模型的准确性和有效性,为器件设计提供了有效指导。4.提出了具有高k介质区的三维横向高压互连器件新结构及其耐压模型。该结构通过在高压互连线下方引入高k介质区,从而避免高压互连效应对器件表面源端附近电场的直接影响,抑制漂移区表面电场的畸变。同时,高k介质区对器件表面电场有良好的调制作用,可以实现器件表面电场分布的平整化。通过综合运用泰勒展开法、高斯盒法和等效介质假设法,将复杂三维效应影响下的器件外延层结构转变为具有等效介质层的等效结构,将复杂的三维模型等效为简化的二维模型,并给出了器件结构优化判据,兼顾了三维模型的准确性和二维模型的简洁性。该结构不需要额外添加掩膜版,只要一次淀积即可完成高k介质区的制备,后续工艺与常规CMOS工艺步骤一致。因此可以在不增加工艺复杂度和成本的前提下实现对高压互连效应的完全屏蔽。