论文部分内容阅读
随着计算机处理与微电子技术的迅猛发展,数字信号处理的速度不断向更高的台阶迈进。作为数模混合信号系统中必不可少的接口模块,模数转换器（ADC）各项性能指标不断攀升,成为信号处理系统发展的关键所在。与其他类型的ADC相比,逐次逼近型模数转换器（SAR ADC）的优势在于结构简单,功耗低,易于集成等,因此被广泛应用于高速传输、工业控制、数据/信号采集等系统中。本文以SAR ADC作为研究方向,重点对具有高速低功耗特性的SAR ADC关键技术进行了系统研究,突破SAR ADC功耗与转换速率的瓶颈技术,实现综合性能的有效提升。基于65nm CMOS工艺,提出了一种8位500MS/s异步SAR ADC。通过异步时序优化和全定制SAR逻辑控制存储单元,实现了SAR逻辑控制单元的延迟与子数模转换器（DAC）建立时间的良好匹配;子DAC电容阵列采用非单调时序的分裂式电容阵列,并将最低位电容复用技术与之相结合,在缩小电容所需建立时间的同时,保证了整体ADC电路的精度;采用了全定制结构的SAR逻辑控制单元,全定制单元提高了信号传递速度,减小了数字电路模块的延迟。仿真结果表明,在输入信号频率为fs/2附近的正弦波时,该8位500MS/s SAR ADC的SNDR可达49.89dB,ENOB达到7.99bit,电路功耗为2.15m W,FOM值为16.9 fJ/Con-step。基于55nm CMOS工艺,提出了一种应用于图像信号采集与处理系统中的10位250MS/s单端/差分输入可配置SAR ADC。对传统SAR ADC中采样保持电路模块进行改进,实现了单端/差分输入信号模式的可配置;优化了分裂式子DAC时序方式,兼顾了电路功能与性能;ADC电路版图绘制过程中,合理利用了共心对称与四方交叉布局结构,降低了器件的失配误差,提升了器件的匹配性。测试结果表明,该10位250MS/s SAR ADC单端模式工作下,输入单端信号频率为fs/2附近的正弦波时,测得功耗为2.81mW,SNDR达到53dB,FOM值为31fJ/Con-step。SAR ADC差分工作模式下,输入差分信号频率为fs/2附近的正弦波时,电路功耗为3.43mW,SNDR达到56.5dB,FOM值为25fJ/Con-step。基于65nm CMOS工艺,提出了一种10GS/s超高速多级采样保持与跟随电路。该电路应用于16通道超高速时域交织（TI）SAR ADC中。采样保持电路采用了多级采样的架构,有效避免了多通道间采样时钟偏差,同时实现了将10GS/s的采样频率降至子SAR ADC可以接受的625MS/s;利用了电感峰化技术,对第一级超高速采样保持放大器进行优化,拓宽了放大器带宽;加入了时钟馈通补偿结构,提升了采样精度。仿真结果表明,超高速采样保持放大器在10GS/s的采样频率下对5GHz,Vpp达800mV的输入正弦波信号进行采样,ENOB可达6位。理论分析了限制后级电压跟随器性能提升的非理想因素,其中包括沟道调制效应与体效应;通过套筒式结构和等效悬浮衬底技术,实现了对非理想效应的校准补偿。仿真结果表明,在输入信号为1GHz,Vpp为1.2V的正弦波时,电压跟随器的SFDR可达60dB。