通信技术、音视频处理技术的不断发展，对应用于这些领域的高性能数模转化器(DAC，Digital-to-Analog Converter)提出了更高的要求；而集成电路特征尺寸以及电源电压的不断减小，也使得高速、高精度DAC的设计更具挑战性。本文基于0.35μmCMOS工艺研究并设计了一种带有高精度基准源的14-bit 320MSPS的DAC。首先，在分析、比较几种不同DAC架构的基础上，结合实际设计目标选择了混合式(Hybrid)架构作为电流舵(C-S，Current-Steering)DAC的主体架构，并建立了DAC的行为级模型。基于该行为级模型研究了DAC的电流源输出阻抗、失配误差、电路噪声和寄生器件对DAC各主要性能参数的影响，为后续的电路设计提供了依据，使DAC的电路设计更为高效。其次，结合目标工艺的特点设计并实现了一种5+4+5分段结构的C-S DAC，同时还设计了内置的高精度、高稳定性带隙基准源。在DAC设计部分，重点讨论了电流源单元和电流源开关驱动电路的设计与优化；在带隙基准设计部分，主要围绕基准源的精度和温度稳定性展开研究，并进一步实现了基准源的二阶温度补偿。最后，讨论了DAC和带隙基准源中关键模块和器件的版图设计，并给出了全芯片的后仿真结果。经过多项目晶圆(MPW，Multi Project Wafer)流片和初步测试，本文所设计DAC的DNL小于±2.0LSB，INL小于±2.7LSB，最高采样频率达320MSPS，当采样频率为320MSPS时DAC的SFDR可达到72.6dB，达到了预期的设计目标。