本文首先简要介绍现代移动通信中的功放线性化技术及其研究意义，以此展开讨论了射频发射机系统中数字预失真的原理，详细描述了传输信号和功放的基本特性。然后对功放进行建模，完成了基于RLS算法数字预失真模块的设计和系统功能仿真验证，仿真显示对记忆多项式模型功放的邻信道功率比ACPR改善量可达27.3dB。发射机系统中传输信号的峰值均值功率比PAPR比较高，从而会恶化预失真效果。针对该问题，本文采用了一种新型级联噪声滤波削峰算法，该算法对PAPR为11.8dB的单载波WCDMA信号进行削峰后，其PAPR降低为7.1dB。最终测试结果证实，该算法有效地提高了预失真效果。为降低系统的实现难度，本文重点研究数字预失真系统中环路时延估计算法：包括整数和小数两部分，分别由幅度差叠加法和FIR插值法实现。它们利用了FPGA并行运算的特点，故其运算速度快。为了便于自适应算法在FPGA中实现，本文采用Systolic结构的QRD-RLS算法，这是一种巧妙地利用空间换时间的硬件实现方案。针对文中提出的设计方案，本文给出了离线测试和硬件测试。通过这两种测试方案，对结合削峰技术的记忆多项式数字预失真系统的性能进行了验证，结果表明：测试信号为单载波WCDMA信号，两种测试方案对功放输出信号的ACPR最佳改善量分别为13.8dB和10.9dB；硬件测试结果表明对双音信号的三阶交调失真量IMD3的改善度最优为29.1dB。