布图规划是超大规模集成电路(Very Large Scale Integrated circuit,VLSI)物理设计中一个重要的阶段。它主要是规划模块在芯片上的形状和位置。随着集成电路设计的发展,越来越多的问题需要被考虑,特别是操作频率的逐渐增加和芯片的更高的集成度,使得芯片上的面积、延迟、温度等成为集成电路设计中严重的问题。本文对大规模集成电路物理设计中的布图／布局算法进行了研究,包括模拟退火算法,禁忌搜索等方法,并对布图中的一些目标,如：面积、线长、拥塞等进行了考虑,提出了一些解决方法。论文的主要贡献如下：(?)在模拟退火算法和禁忌搜索的基础上提出了一种混合算法用于在有限的解空间中搜索最优解,利用模拟退火来产生邻域解,同时利用B*-tree表示法来表示布图,以B*-tree的前序和中序序列作为禁忌对象。实验结果表明我们的方法能够在更短的时间内获得较高的面积的利用率。(?)在处理多目标最优化问题时,用传统的线性加权函数方法平衡不同的目标很困难。为了克服这个问题,模糊准则和隶属函数被引入用来结合不同的目标。它是一个很方便的方法用于结合冲突的目标并且能够利用专家知识。实验结果表明,这个方法稳定有效,能在更短的时间内得到令人满意的解。通过实验结果,我们能够对参数设置的变化有一个直观的理解。这个方法也能够被延伸去解决其它大规模多目标最优化问题。(?)为了避免耗时的拆线重布,提出了一个新的二阶段布图规划方法用于拥塞最优化。我们采用了概率估计模型去评估线网的拥塞程度,同时利用单元的扰动策略去消除布线拥塞。在拥塞指导下,利用我们的算法,对拥塞进行进一步的减小。实验结果表明我们的算法是有效的,稳定的并且能够非常大的减小拥塞。对比传统的拥塞性能的布图规划,我们的二阶段方法能够在更短的时间内有效地减小拥塞。