与微处理器相比,DSP芯片因运算速度更快在实时性要求较高的场合获得了广泛应用,随着信息量急剧增加,地位日益显著。本文研究课题来源于一款具有丰富外设资源的工控类DSP芯片,为满足其大量外设中断需求,提出了一种含两级向量的三级中断系统。三级树形结构能够满足数量众多的中断需求,两级向量分别作为CPU级中断请求和外设中断请求的“身份证”,中断的转移通过硬件和软件操作结合完成。该中断系统方案在兼顾速度的同时,又降低了硬件复杂度,而且因为软件承担了大部分中断转移工作,中断的灵活性很强。DSP内核采用多级流水线设计,中断发生时,需要停止整个“生产线”。折中考虑中断效率、内核设计的复杂性等因素后采用了精确中断方式,该方法将中断时流水线中未执行完的指令全部废弃,故无需等待,可立刻响应中断。记录CPU工作状态的“中断现场”由软件保存。上述方法提高了中断效率和使用灵活性,降低了内核设计复杂性。中断的硬件基于Verilog硬件描述语言,采用自顶向下、多层次、多模块的全同步电路设计。利用NC-Verilog对设计进行DSP系统级仿真,通过对不可屏蔽中断和可屏蔽中断的同级中断和不同级中断进行仿真,结果表明设计达到了方案给定的功能要求。经流片,芯片样本测试结果证明了设计的可行性和正确性。