论文部分内容阅读
在高分辨率成像雷达系统中，为了获得距离向的高分辨率，通过采用宽带信号。然而，根据奈奎斯特采样定理，大带宽的发射信号，需要接收机提供更高的采样率。同时，大带宽和高采样率会产生巨大的数据流，此时传统的低速采集系统已不能满足需求，研制出高速、大容量存储的采集存储系统对高分辨率SAR雷达的发展具有重要意义。
本文根据调频步进宽带雷达的实际需求，针对80MHz基带信号的I/Q两路正交信号的采样需求，将双路高速采样与大容量存储相结合，提出并实现了一种基于FPGA+AD+FLASH的双路高速数据采集存储系统。该系统采用FPGA作为主控制器，通过FPGA完成时钟的分配、ADC的配置、数据的采集存储、FLASH的时序设计，然后，通过USB接口实现系统与计算机之间的通信。
本设计中对于如何保证两路高速信号之间相位的高精度同步、高采样率与实时数据的大容量存储的结合进行了充分的考虑，包括器件的选型、原理图设计、PCB设计及时序设计，最大程度地提高系统性能。这在高相位精度要求的雷达系统应用中是非常重要的。
经过测试，本文所研制的双路高速数据采集存储系统，ADC的有效位数可达10.69，输入信号为80MHz的正弦信号时，两路ADC信号之间的相干系数达到0.9984，表明两个采样通道具有非常好的一致性。并且，运用MATLAB对Chirp信号输入的理想与非理想系统性能进行了仿真，将实际系统测试结果与仿真结果相比，对脉冲压缩结果的影响不大，说明了ADC采样性能良好，完全可以满足实际系统的需求。