短波跳频通信技术作为无线通信技术中的一员,它有着与众不同的特点。因为短波跳频通信技术在通信距离、抗干扰能力等方面具有的优势,它被应用于对通信的稳定性和安全性要求较高的军事通信领域。短波跳频通信系统包括了射频端、信道机、基带处理器、终端等,而其核心就是基带处理器。为了能够给基带处理提供一个稳定可靠的硬件平台,本文设计了DSP+FPGA的架构。该架构主要使用了DSP和FPGA芯片,它们的处理能力强大,集成的资源丰富,有较强的灵活性和通用性,可以实现系统的复杂算法和大量数据的实时传输及处理。根据本次研究的实际需求,结合CHESS系统模型,对硬件平台的构建进行了精心的设计,对涉及的芯片进行了严格的筛选。在数据传输方面,选择了通过RapidIO接口进行传输的方式。RapidIO是基于数据包的后台传输方式,它的应用除了可以大大的提高数据传输的速率以外,由于它自身的后台操作模式,可以在系统控制方面节省许多的开支,从而提高系统的效率。通过对该平台的自启动、DSP外设、RapidIO接口、中断等的调试以及性能测试,它的性能得到了肯定,这就给基带处理提供了一个稳定可靠的硬件平台,同时由于该平台具有良好的灵活性和通用性,可以进行扩展和移植,从而也给相关的课题提供了良好的基础,可以缩短研发的周期。本文第一章简要介绍了通用芯片和高速数据传输方面的技术以及短波跳频技术;第二章设计了短波跳频系统的总体方案,并根据实际的性能要求,就基带处理模块,进行芯片的选型和硬件平台的构建;第三章对该平台进行调试、底层软件设计以及接口的实现,包括平台的自启动、DSP初始化、RapidIO接口实现等,最终使得该平台能够正常、稳定的工作;第四章是对该硬件平台的性能测试,通过一系列的测试,验证了该平台的可行性和稳定性,给短波跳频系统提供可靠的硬件平台;最后一章是对本文的总结,并指出了下一步的研究工作。