宽频带、低杂散及捷变频的频率合成技术是电子系统中的关键技术,在扩频通信和现代雷达系统中,捷变频频率源不仅具有优良的抗干扰能力,而且大大提高系统的处理能力,是国内外电子系统设计师们的研究热点。目前国内超高速跳频通信和捷变频雷达尚未得到充分发展,其主要原因是频率合成器的捷变频性能达不到要求。因此,研究宽频带、捷变频的频率合成技术对电子对抗、雷达、制导、遥感监测及毫米波通信等技术的提升具有重要的应用价值。本文在分析频率合成器理论的基础上,讨论了几种跳频源的合成方案,针对不同用户的需求,选用不同的跳频频率合成技术,在S波段上研制了三种不同跳频时间的频率合成器,分别采用锁相环(PLL)技术,直接数字频率合成(DDS)技术,并与高速控制的FPGA器件相结合,充分发挥各自的优势,克服各单项技术的缺点。在跳频源的研究中,基于PLL技术内插DDS的快速跳频频率源,采用双环锁相内插DDS的方案,在2710~3210MHz频率带宽内,实现了100MHz以内步进的频率转换时间约为9μs;基于DSS技术的高速跳频频率源,采用DDS+DS的方案,在2710~3210MHz频率带宽内,实现了以任意频率步进的转换时间小于4μs;基于PLL和DDS技术的捷变频频率源,采用DDS与PLL环外混频的方案,并结合高速控制电路FPGA,实现了在2349~2954MHz频率带宽内,任意步进下频率转换时间小于1.5μs。以上三套方案,在解决了不同跳频时间需求的同时,均具有杂散抑制优于60dBc和相位噪声优于-97 dBc/Hz@1KHz,实现了课题预期目标。