Reed-Solomon(RS)码是最大距离可分码中纠错能力强大一类码。目前,RS码的应用领域涵盖了数据存储和数字通信系统的诸多方面。虽然理论和事实证明,可以有效利用信道的软信息的软判决译码算法,译码性能会比硬判决译码算法更好,能够有效提高应用系统的性能,但是由于复杂度限制,在目前的工业实现中,代数硬判决(HDD)算法还是几乎占据RS码译码的全部天下。因此,当今纠错编码研究界的焦点之一就是研究可大规模工业化的RS码的有效软判决译码算法和电路结构。基于目前形势,本文致力于研究低复杂度的RS码软判决译码方法。本文首先介绍了差错控制编码的发展历程以及应用情况。接着介绍了RS码软译码算法的发展现状,并且介绍了目前主流的RS码软译码算法。针对软判决译码算法中的删除译码,详细介绍了其传统译码算法和传统译码电路的实现方法。在此基础上,提出了一种改进的删除译码实现算法,并给出对应于新算法的超大规模集成电路结构实现。DC综合结果表明,相比较于传统删除译码电路架构,该改进电路结构可以有效降低删除译码电路的面积和功耗。同时,本文将Chase算法与Erase算法结合起来,采用根据接收信息可靠度对接受信息分类处理的方法,提出了一种改进的Chase-Erase算法(Modified Chase-Erase, MCE)。通过对几种RS码的仿真结果分析表明,这种算法可以在不提高译码复杂度的情况下,有效地增强Chase算法的译码性能。结合之前提出的改进的电路架构,将该算法和具有低复杂度特性的电路结合起来的实现的RS码软判决译码器可以在降低电路复杂度和提高译码性能两方面取得优化。在最后本文给出一个具有用户图形界面的编码测试平台系统的实现方法,便于在纠错编码研究中做不同参数之间纠错码译码性能对比测试,并可以减轻科研人员的劳动复杂度,具有工程开发意义。