数字信号处理的发展对高速，高精度，低功耗的模数转换器要求越来越高，然而对于深亚微米特征尺寸的半导体制造工艺来说，高性能模拟电路的设计变得越来越困难。本文正是针对该问题，对一种基于压控振荡器（VCO）的连续时间Sigma-Delta模数转换器（ADC）进行了研究和设计，主要内容包括以下几个方面：研究了VCOADC的工作原理，以及和深亚微米数字CMOS工艺兼容等优点，同时对限制其运用的非理想特性进行了分析，针对VCOADC的非理想特性，在研究了各种Sigma-Delta环路结构之后，提出了一种基于双VCO环路的Sigma-DeltaADC，能有效抑制VCO的非线性等非理想特性，提高ADC的有效位数。针对提出的基于双VCO环路的Sigma-DeltaADC结构，建立了电路模块的行为级仿真模型，运用CPPsim软件对电路进行了行为级仿真，重点研究电路模块的非理想特性对系统的影响。在优化电路模块参数的基础上，制定了各个模块和系统的设计指标。行为级仿真的结果显示提出的双VCO环路结构与普通的单VCO环路结构相比，能有效抑制ADC输出中的偶次谐波，提高系统的SNDR。在制定的电路指标的基础上，重点讨论了NGCC结构运放，VCO量化器，不归零电流舵数模转换器和归零电流舵数模转换器等模块的晶体管级电路设计，用N阱0.18μm CMOS工艺库完成了相关电路的设计和仿真，各电路模块均能达到设计的指标。从整体系统的输出频谱可以看到，输出数字信号中的偶次谐波得到极大的抑制，设计的模数转换器SNR为76.9dB，SNDR为76dB，SFDR为88dB。讨论了版图设计中应该注意的几个事项，并完成了相关版图的设计。论文的最后，对电路设计进行了总结，同时分析了几个存在的问题和以后研究的方向。