近十年,国内的工业大规模升级,逐渐向高端制造业过渡,对高性能集成电路的需求日益加大,但国内缺乏相关产业,芯片进口量逐年增加。中美贸易战的到来打破了这一局面,国内高端芯片在生产技术与工艺上长期受限,国内芯片产业急需要自力更生,突破相关的设计与制造问题。高性能集成电路包含数字、模拟、射频,介于数字和模拟之间的高精度数模问题难度大,成熟的范式也有限,更加需要人为设计与折衷。高精度系统的模拟问题,总是围绕噪声与失真,追求速度与精度;高精度系统的数字问题,围绕可靠与时序,追求小面积与低功耗。目前,高精度ADC的线性与噪声直逼模拟技术的极限,数字化解决线性与精度问题也成为关键手段,高精度ADC相关的关键技术研究意义重大,有助于高端制造业摆脱对国外的依赖,在贸易战中取得主动地位。本文从三款INL能达到1ppm的高精度ADC解决方案出发,分析其实现高精度的奥秘,并研究其限制因素。模拟方面,从线性与噪声角度介绍了限制ADC精度的因素,研究这些问题的解决方法;数字方面,研究异步SAR逻辑的可靠性与时序问题,针对痛点,提出高可靠逻辑与时序系统。基于高精度ADC关键技术的学习与总结,发现高精度Pipe ADC使用后台校正技术后可以获得很高的性能,因为热噪难以突破,有进一步高速化的迹象,是本文高精度ADC关键技术研究的重点。为了验证各种高精度ADC的关键技术,本文搭建了一款16位50MS/s的split后台校正的高速高精度Pipe-SAR ADC,本设计作为实验平台,具有很大的功能裕度,表现为过设计的比较器、DAC与灵活的逻辑功能上。高精度ADC的线性问题,从采样电路、翻转方式、后台校正等角度优化,取得了显著的成果,低频线性度达到正负0.5LSB的INL,19.3M的高频也实现15.6bits的ENOB和105d Bc的SFDR,满足16位50MS/s的线性要求。本设计添加噪声后性能有所下降,噪底开始占主导,淹没了谐波与杂散,高低频性能一致,有13.5bits的ENOB和97d Bc的SFDR,可见噪声的显著影响,这正是下一步的努力方向。