论文部分内容阅读
研究了一种用于微处理器时钟同步PLL的高带宽低噪声的压控振荡器(VCO),该VCO采用了交叉耦合的电流饥饿型环形振荡器,通过改善其控制电压变换电路,大大拓宽了压控增益的线性范围,消除了振荡器对控制电压的影响,降低了输出时钟的相位噪声。基于CSMC 3.3V0.35μm CMOS工艺的仿真结果表明,取延迟单元沟道长度为1μm、中心频率为365MHz时,压控增益为300MHz/V,其线性区覆盖范围是30~700MHz,在偏离中心频率600kHz处的相位噪声为-95dB/Hz,低频1/f噪声在-20dB/Hz以