论文部分内容阅读
通过对并行乘法器和钟控传输门绝热逻辑（ Clocked Transmission Gate Adiabatic Logic, CTGAL）电路工作原理及结构的研究，提出了基于CTGAL电路的绝热4．2胜缩器的设计方案，与传统CMOS逻辑的4-2压缩器相比，此压缩器节省平均功耗约87％。在此基础上进一步设计了4×4位绝热乘法器，HSPICE模拟结果表明了所设计的电路具有正确的逻辑功能和显著的能量恢复特性。