论文部分内容阅读
针对传统基于E语言的ASIC芯片验证环境的仿真低效率,本文提出了一种优化手段,即在E语言实现的验证环境里只做数据相关处理,时序的处理采用verilog实现,以减少软件Specman Elite与verilog仿真器的通信次数.最后以SDH处理芯片的验证为例进行实验对比,结果证明了此种实现方式的可行性,并且测试用例的仿真时间在原基础上能缩短50%~70%,对降低芯片的整个设计周期具有显著意义.