论文部分内容阅读
一、扇出型晶圆级封装技术概述
扇出型（Fan-out）封装和扇入型封装是一组相对的概念。传统的晶圆级尺寸封装是一种扇入型结构，封装尺寸和芯片尺寸一致，虽然能大幅降低封装后的芯片尺寸，但是在单颗芯片上的植球数量受限，因此，该晶圆封装形式难以应用于高I/O端口数的通讯芯片上。而扇出型晶圆级封装技术则大大改进了扇入型封装方式的弊端。所谓的扇出，是指焊球的布局并不局限于芯片表面积，这表示在焊球间距不变时，通过增加可用于设置球焊点的面积，扇出型封装可以提供更多I/O数量。此外，扇出结构还具有另外两个特点，一是在塑封材料中埋设芯片，而不是在层状基板中，二是重布线层不是设置在基板上的。除了可以显著提高I/O数量外，扇出结构还可以得到更小的封装尺寸、更好的电学热学性能和更高的封装密度。
二、扇出型晶圆级封装技术的发展演进
图1展示了扇出型晶圆级封装的发展脉络。本文将本领域专利文献主要分文三类，第一类主要涉及新的器件结构，第二类主要涉及工艺步骤的优化，第三类则主要涉及解决本领域的重要技术问题。本文将结合专利文献对其中的技术问题分支进行重点分析。
塑封材料具有较其他半导体载体材料更大的膨胀系数。在扇出型封装结构中，使用塑封材料替代载体载体后，封装结构中的热膨胀差异变得尤为突出。伴随塑封材料的固化，晶片发生翘曲。翘曲将会在后续步骤中造成对准难，沉积均匀性差，再布线层与晶片接触不良等诸多问题。因此，翘曲成为该领域最需要解决的技术问题，图3示出了几种典型的解决方案。
1）通过设置应力消除层
新科金朋在其专利US2014/0246779中公开了一项通过设置应力消除层缓解翘曲问题的专利。其中设置有一绝缘层136，绝缘层136覆盖在绝缘层134上。该绝缘材料层的厚度为2-30微米，在室温下具有大于100MPa的抗张强度和20%-150%的延伸率。在后续的重布线工艺中，绝缘层136可保护管芯124的有源面130以及导电层132，減小破裂、翘曲及其他伤害。
2）通过在塑封层中埋入翘曲补偿层
NXP在专利US2014/0369015公开了一种通过设置翘曲补偿层降低组件翘曲程度的方法。研究者发现如果采用铜或其他具有较大热膨胀系数的材料制作翘曲补偿层，则器件将出现向下弯曲的凹面形态，而如果采用具有较低热膨胀系数的材料制作翘曲补偿层，则器件将出现向上弯曲的凸面形态。相比于凹面形态，凸面形态的器件更易被真空吸嘴固定于卡盘上，故研究者确定采用较低热膨胀系数的材料制作翘曲补偿层，并具体研究了如何根据半导体器件30和塑封层50的热膨胀系数确定最佳的翘曲补偿层材料。
3）通过在塑封层中设置凹陷部分
SPIL在其专利US2014/0342506中公开了一种通过在绝缘层中形成凹部以释放应力的方法。研究人员在该专利中公开了在载体基板200上设置粘接层220，在粘接层220上设置围绕中心区域的挡止件21’。随后进行塑封工艺，将塑封材料设置在整个载体基板上。随后将载体基板200、粘接层220以及挡止件21’一并去除，塑封材料23中则留下了原来被挡止件21’占据的空间，即凹部230’。凹部230’可释放该绝缘层23的应力，从而改善绝缘层23的翘曲程度。
晶片位移
塑封材料在固化过程中会收缩，收缩尺度可能达到几十微米。这将导致已经对准设置的晶片和重布线互连结构发生相对位移，甚至因错位而破坏电连接。尤其是在多芯片堆叠的结构中，收缩和位移出现在多个方向上，因此，晶片位移也是本领域亟待解决的技术问题。
1）使用定位结构
矽品在其专利US2016/0005695中公开了一项用以解决扇出型封装对准问题的技术方案。该专利提供的技术方案是在塑封层上的晶片外围区域上提供凸起的定位结构，随后按照常规手段制作重分布层。虽然重分布结构中的介电层是不透明的，由于凸起结构和塑封层之间明显的高度差，该定位结构仍然可以轻易的被光刻机、台阶仪及激光成像仪等识别，从而保证了制作重分布层时的对准精度。
2）通过粘接材料
新科金朋在专利US2011/00740中公开了一种通过设置粘接材料来避免晶片位移的方法。在载带上的固晶区域设置连续膜状粘接材料或孤立岛状粘接材料，固晶区域用于贴装半导体晶片的有源面。粘接材料由PVC和紫外感应添加剂混合而成的柔性塑胶材料。当完成贴装半导体器件后，在载带上覆盖足以包覆器件的塑封材料，粘接材料可有效防止在塑封步骤中半导体晶片与载带之间发生位移。
3）通过设置相适应的重分布布线层
Deca Technologies在其专利US8656333中公开了一种通过设置重分布层解决芯片错位导致的一系列技术问题的方法。研究人员发现在放置晶片以及塑封成型阶段很容易导致晶片发生平面内的位置偏移或旋转。本专利公开的方法中包括一预制层结构，该预制层中包括一组金属迹线，该金属迹线可以在晶片固定之间制作，也可在晶片固定后制作，也可与第二组迹线一起形成。具体流程为，在晶元放置于载带上并完成塑封后，根据当下的位置计算并设计第二组迹线，第二组迹线用于提供晶片焊盘到凸块下金属焊盘之间的导电通路。由于每次晶片的偏移不同，预制层中的第一组迹线的端点相对于晶片焊盘的位置也不同，技术人员需根据实际需要计算和实际用于连接二者的第二组迹线，这就是该技术所谓的与位移相适应的重分布线层。
三、结语
本文对扇出型封装技术进行了概述，重点对各种结构进行了分类，避免容易出现的概念混淆，并提供了各种结构的代表专利。当各种类型的结构已经基本固定，难于获得新的授权专利的情况下，各申请人已经将专利布局重心转移到了对技术问题的解决上。本文重点分析了本领域突出的技术问题以及各申请人为解决这些技术问题所提出的技术方案。
扇出型（Fan-out）封装和扇入型封装是一组相对的概念。传统的晶圆级尺寸封装是一种扇入型结构，封装尺寸和芯片尺寸一致，虽然能大幅降低封装后的芯片尺寸，但是在单颗芯片上的植球数量受限，因此，该晶圆封装形式难以应用于高I/O端口数的通讯芯片上。而扇出型晶圆级封装技术则大大改进了扇入型封装方式的弊端。所谓的扇出，是指焊球的布局并不局限于芯片表面积，这表示在焊球间距不变时，通过增加可用于设置球焊点的面积，扇出型封装可以提供更多I/O数量。此外，扇出结构还具有另外两个特点，一是在塑封材料中埋设芯片，而不是在层状基板中，二是重布线层不是设置在基板上的。除了可以显著提高I/O数量外，扇出结构还可以得到更小的封装尺寸、更好的电学热学性能和更高的封装密度。
二、扇出型晶圆级封装技术的发展演进
图1展示了扇出型晶圆级封装的发展脉络。本文将本领域专利文献主要分文三类，第一类主要涉及新的器件结构，第二类主要涉及工艺步骤的优化，第三类则主要涉及解决本领域的重要技术问题。本文将结合专利文献对其中的技术问题分支进行重点分析。
塑封材料具有较其他半导体载体材料更大的膨胀系数。在扇出型封装结构中，使用塑封材料替代载体载体后，封装结构中的热膨胀差异变得尤为突出。伴随塑封材料的固化，晶片发生翘曲。翘曲将会在后续步骤中造成对准难，沉积均匀性差，再布线层与晶片接触不良等诸多问题。因此，翘曲成为该领域最需要解决的技术问题，图3示出了几种典型的解决方案。
1）通过设置应力消除层
新科金朋在其专利US2014/0246779中公开了一项通过设置应力消除层缓解翘曲问题的专利。其中设置有一绝缘层136，绝缘层136覆盖在绝缘层134上。该绝缘材料层的厚度为2-30微米，在室温下具有大于100MPa的抗张强度和20%-150%的延伸率。在后续的重布线工艺中，绝缘层136可保护管芯124的有源面130以及导电层132，減小破裂、翘曲及其他伤害。
2）通过在塑封层中埋入翘曲补偿层
NXP在专利US2014/0369015公开了一种通过设置翘曲补偿层降低组件翘曲程度的方法。研究者发现如果采用铜或其他具有较大热膨胀系数的材料制作翘曲补偿层，则器件将出现向下弯曲的凹面形态，而如果采用具有较低热膨胀系数的材料制作翘曲补偿层，则器件将出现向上弯曲的凸面形态。相比于凹面形态，凸面形态的器件更易被真空吸嘴固定于卡盘上，故研究者确定采用较低热膨胀系数的材料制作翘曲补偿层，并具体研究了如何根据半导体器件30和塑封层50的热膨胀系数确定最佳的翘曲补偿层材料。
3）通过在塑封层中设置凹陷部分
SPIL在其专利US2014/0342506中公开了一种通过在绝缘层中形成凹部以释放应力的方法。研究人员在该专利中公开了在载体基板200上设置粘接层220，在粘接层220上设置围绕中心区域的挡止件21’。随后进行塑封工艺，将塑封材料设置在整个载体基板上。随后将载体基板200、粘接层220以及挡止件21’一并去除，塑封材料23中则留下了原来被挡止件21’占据的空间，即凹部230’。凹部230’可释放该绝缘层23的应力，从而改善绝缘层23的翘曲程度。
晶片位移
塑封材料在固化过程中会收缩，收缩尺度可能达到几十微米。这将导致已经对准设置的晶片和重布线互连结构发生相对位移，甚至因错位而破坏电连接。尤其是在多芯片堆叠的结构中，收缩和位移出现在多个方向上，因此，晶片位移也是本领域亟待解决的技术问题。
1）使用定位结构
矽品在其专利US2016/0005695中公开了一项用以解决扇出型封装对准问题的技术方案。该专利提供的技术方案是在塑封层上的晶片外围区域上提供凸起的定位结构，随后按照常规手段制作重分布层。虽然重分布结构中的介电层是不透明的，由于凸起结构和塑封层之间明显的高度差，该定位结构仍然可以轻易的被光刻机、台阶仪及激光成像仪等识别，从而保证了制作重分布层时的对准精度。
2）通过粘接材料
新科金朋在专利US2011/00740中公开了一种通过设置粘接材料来避免晶片位移的方法。在载带上的固晶区域设置连续膜状粘接材料或孤立岛状粘接材料，固晶区域用于贴装半导体晶片的有源面。粘接材料由PVC和紫外感应添加剂混合而成的柔性塑胶材料。当完成贴装半导体器件后，在载带上覆盖足以包覆器件的塑封材料，粘接材料可有效防止在塑封步骤中半导体晶片与载带之间发生位移。
3）通过设置相适应的重分布布线层
Deca Technologies在其专利US8656333中公开了一种通过设置重分布层解决芯片错位导致的一系列技术问题的方法。研究人员发现在放置晶片以及塑封成型阶段很容易导致晶片发生平面内的位置偏移或旋转。本专利公开的方法中包括一预制层结构，该预制层中包括一组金属迹线，该金属迹线可以在晶片固定之间制作，也可在晶片固定后制作，也可与第二组迹线一起形成。具体流程为，在晶元放置于载带上并完成塑封后，根据当下的位置计算并设计第二组迹线，第二组迹线用于提供晶片焊盘到凸块下金属焊盘之间的导电通路。由于每次晶片的偏移不同，预制层中的第一组迹线的端点相对于晶片焊盘的位置也不同，技术人员需根据实际需要计算和实际用于连接二者的第二组迹线，这就是该技术所谓的与位移相适应的重分布线层。
三、结语
本文对扇出型封装技术进行了概述，重点对各种结构进行了分类，避免容易出现的概念混淆，并提供了各种结构的代表专利。当各种类型的结构已经基本固定，难于获得新的授权专利的情况下，各申请人已经将专利布局重心转移到了对技术问题的解决上。本文重点分析了本领域突出的技术问题以及各申请人为解决这些技术问题所提出的技术方案。