论文部分内容阅读
循环冗余校验（CRC）算法广泛应用于通信领域以提高数据传输的可靠性。针对通信过程中常用的CRC校验,介绍了CRC的编码和解码原理,分析了CRC的经典算法的实现过程,并在此基础上提出了基于FPGA的CRC并行处理算法。采用VHDL语言对算法完成建模与实现,并以Altera公司开发的EDA工具QuartusII8.0作为编译、仿真平台进行了仿真验证。电路的综合结果表明,该方法具有更少的资源占用量和更高的工作效率。