论文部分内容阅读
为了保证中值滤波在图像处理中的实时性,采用Verilog语言对中值滤波算法进行了硬件设计、Moselsim仿真和TimeQuest时序分析。时序分析仪显示设计的中值滤波硬件算法最高工作频率可达234.91MHz。通过在Altera Cyclone II系列EP2C35F484C6N FPGA平台上进行的算法综合和仿真实验来看,在50MHz工作频率下,使用3×3的模板平滑处理一幅320×240的手指静脉图像数据,耗时仅需1.549ms,满足图像处理毫秒级实时性的需求,设计的中值滤波硬件算法可推广应用于