论文部分内容阅读
利用Altera公司高端FPGA芯片Stratix II FPGA的内嵌式增强型锁相环的特性,在采用较低速率时钟的情况下,通过配置锁相环参数,实现了高速率、占空比和延迟均可调的码型发生器,精度可达1nS.文中给出该算法的实现方案,并对其实现误差进行了讨论.最后用EP2S30F484C5芯片对该算法进行了实现,取得了预期的效果.