论文部分内容阅读
为提高FPGA在辐射环境条件下的抗单粒子脉冲(SET)的能力,设计了一种由多个延时单元和并联逻辑保护单元(Guard Gate,GG)构成的SET脉冲分段滤除电路.将SET脉冲处理延时减小至传统方法的10.42%~49.8%,从而提高电路对SET脉冲的处理能力,同时占用的逻辑资源未有明显增加.