论文部分内容阅读
在介绍有限冲激响应(FIR)数字滤波器的理论基础上,提出了一种基于FPGA的16阶FIR低通数字滤波器的实现方案.该滤波器设计采用运算效率高的分布式算法结构,较好地解决了传统乘法累加结构运算速度低的不足.为节省硬件资源,设计中采取了分割查找表和偏移二进制数字编码技术,将所占ROM的大小由2LN减小到L/2(2N/2.最后给出了ModelSim下的仿真结果并对误差进行了分析,验证了该设计的正确性.