论文部分内容阅读
范式霍夫曼编码广泛应用于数据和图像压缩领域。然而传统范式编码因为存在反复执行的串行排序过程导致编码效率十分低下，为此本文设计了一种基于状态机的分组并行加速排序的范式霍夫曼编码VLSI结构，取代传统的串行排序方法，以分组并行排序的方式来加速频数和码长的计算过程，最终通过减少计算的时钟周期数来达到加速编码的目的。该结构基于SMIC 0.18μm标准工艺并使用Synopsys Design Compiler进行逻辑综合。实验结果表明，相比所提出的排序结构，在编码256个字符时，编码速度提升大约165%；在压缩不同质量的100张图片时，最坏情况下平均压缩率提升为2.78%，最好情况下平均压缩率提升为12.24%。